“鸟井智史”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]非易失性半导体存储器件-CN201910146255.1有效
发明人： 鸟井智史;石原周 -专利权人：联华电子日本株式会社
申请日： 2019-02-27 - 公布日： 2023-05-19 - 主分类号： G11C16/30 文献下载
摘要：非易失性半导体存储器件包括选择晶体管和存储晶体管，其形成在用于多个存储单元中的每一个的阱上。在从存储晶体管读取数据时，第一电压被施加到存储晶体管的源极和阱，并且第二电压被施加到多个存储单元中未被选择的存储单元中包含的选择晶体管的栅极。第一电压小于第二电压的绝对值。
非易失性半导体存储器件

[发明专利]非易失性半导体存储装置及其删除方法-CN200980162624.0有效
发明人： 鸟井智史 -专利权人：富士通半导体股份有限公司
申请日： 2009-11-26 - 公布日： 2012-08-15 - 主分类号： H01L21/8247 文献下载
摘要：非易失性半导体存储装置具有：用于对存储单元MC的漏极侧进行共通连接的第一位线LBL；用于对存储单元晶体管MT的控制栅进行共通连接的字线WL；用于对第二位线MBL的电位进行控制的列译码器12；用于对字线的电位进行控制的行译码器14；第一晶体管SST，设在第一位线和第二位线之间，源极与第一位线连接，漏极经由第二位线与列译码器连接；用于对第一晶体管的栅极的电位进行控制的第一控制部23。存储单元形成在第一阱26上，第一晶体管形成在与第一阱电性分离的第二阱74PS上，第一晶体管的栅绝缘膜的膜厚度，比设在行译码器内的与字线连接的第二晶体管的栅绝缘膜的膜厚度薄。
非易失性半导体存储装置及其删除方法

[发明专利]半导体器件-CN200880128431.9有效
发明人： 鸟井智史 -专利权人：富士通半导体股份有限公司
申请日： 2008-03-31 - 公布日： 2011-03-02 - 主分类号： H01L21/8247 文献下载
摘要：提供具有能够进行雪崩写入的存储单元阵列的半导体器件。具有：第一存储单元(MC)，其具有第一存储晶体管(MT)和第一选择晶体管(ST)；第二存储单元(MC)，其具有第二存储晶体管(MT)和第二选择晶体管(ST)；第一字线(WL1)，其与第一存储晶体管(MT)的栅电极及第二选择晶体管(MT)的栅电极电连接；第二字线(WL2)，其与第二存储晶体管(MT)的栅电极及第一选择晶体管(ST)的栅电极电连接；源线(SL)，其与第一存储晶体管(MT)的源极区域及第二存储晶体管(MT)的源极区域电连接。
半导体器件

[发明专利]非易失性半导体存储器件-CN200780034926.0有效
发明人： 鸟井智史;水谷和宏;野村俊雄;浅野正义;福冈郁人;马渡博史;高桥基 -专利权人：富士通微电子株式会社
申请日： 2007-09-27 - 公布日： 2009-08-26 - 主分类号： G11C16/04 文献下载
摘要：一种非易失性半导体存储器件，具有：存储单元阵列(10)，以矩阵状排列有存储单元(MC)，该存储单元具有选择晶体管(ST)和存储单元晶体管(MT)；列译码器(12)，用于控制位线(BL)的电位；电压施加电路(14)，用于控制第一字线(WL1)的电位；第一行译码器(16)，用于控制第二字线(WL2)的电位；第二行译码器(18)，用于控制源极线(SL)的电位；其中，列译码器由耐电压比电压施加电路及第二行译码器的耐电压低的电路构成，第一行译码器由耐电压比电压施加电路及第二行译码器的耐电压低的电路构成。由于能够以高速控制位线和第二字线，所以能够高速读取已写入存储单元晶体管中的信息。
非易失性半导体存储器件

[发明专利]非易失性半导体存储器件及其读取、写入和删除方法-CN200680055932.X有效
发明人： 鸟井智史 -专利权人：富士通微电子株式会社
申请日： 2006-09-29 - 公布日： 2009-08-19 - 主分类号： G11C16/06 文献下载
摘要：提供非易失性半导体存储器件及其读取、写入和删除方法，该器件具有：存储单元阵列(10)，以矩阵状排列有多个存储单元(MC)，该存储单元具有选择晶体管(ST)和存储单元晶体管(MT)；第一列译码器(12)，控制位线(BL)及源极线(SL)的电位；第一行译码器(16)，控制第一字线(WL1)的电位；第二行译码器(14)，控制第二字线(WL2)的电位；第二列译码器(18)，控制源极线的电位；第一列译码器由耐电压比第一行译码器及第二列译码器低的电路构成，第二行译码器由耐电压比第一行译码器及第二列译码器低的电路构成。因能高速控制位线、源极线和第二字线，所以能高速读取已写入存储单元晶体管中的信息。
非易失性半导体存储器件及其读取写入删除方法

[发明专利]半导体器件及其制造方法-CN03154352.9有效
发明人：有吉润一;鸟井智史 -专利权人：富士通株式会社
申请日： 2003-08-21 - 公布日： 2004-04-07 - 主分类号： H01L29/78 文献下载
摘要：在上面形成了栅电极和LDD层的半导体基片上，形成作为硅化物区的SiN膜。在SiN膜上设置与LDD层相联的开口。通过该开口将杂质引入到LDD层从而形成源/漏层，并对其表面进行硅化处理而形成硅化物膜。接着形成SiO₂夹层绝缘膜，并在对SiO₂的蚀刻速度高于对SiN的蚀刻速度的条件下对该膜进行蚀刻，从而形成由夹层绝缘膜的上表面经过开口到达LDD层的接触孔。
半导体器件及其制造方法

[发明专利]非易失性半导体存储器及其操作方法-CN03178414.3有效
发明人： 鸟井智史 -专利权人：富士通株式会社
申请日： 2003-07-16 - 公布日： 2004-02-25 - 主分类号： G11C16/02 文献下载
摘要：第一判断处理，其在第一判断条件下判断从该存储单元读出的数据是否合格/不合格，然后把一个信号施加到被判断为不合格的存储单元，以改变存储在该存储单元中的电荷量；以及第二判断处理，其在比第一判断条件更松的第二判断条件下判断从该存储单元读出的数据是否合格/不合格；以及当在第二判断处理中判断该数据不合格时，从第一判断处理重复执行该处理。
非易失性半导体存储器及其操作方法