“顾沧海”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]数据处理装置、人工智能芯片及电子设备-CN201810909301.4有效
发明人：吴鹏;欧阳剑;顾沧海;漆维;涂宁仪 -专利权人：昆仑芯（北京）科技有限公司
申请日： 2018-08-10 - 公布日： 2023-06-23 - 主分类号： G06F3/06 文献下载
摘要：本申请实施例公开了数据处理装置、人工智能芯片及电子设备。数据处理装置的一具体实施方式包括：输入存储器，存储待处理数据；数据搬运部件，读取并解析外部处理指令以获取读数据地址、写数据地址以及操作命令，根据读数据地址读取待处理数据，根据操作命令对待处理数据进行处理，得到处理后的输出数据及写数据地址，并发出写数据请求；多路仲裁部件，响应于接收到至少一个数据搬运部件的写数据请求，从接收到的输出数据和写数据地址中选通其中一个数据搬运部件的输出数据及对应的写数据地址输出，并发送写使能信号；输出存储器，响应于接收到写使能信号，将从多路仲裁部件接收到的输出数据写入对应的写数据地址。该实施方式提升了数据处理效率。
数据处理装置人工智能芯片电子设备

[发明专利]计算处理装置、计算设备、计算处理方法和集成电路芯片-CN202211651881.4在审
发明人：王京;吴鹏;欧阳剑;顾沧海 -专利权人：昆仑芯（北京）科技有限公司
申请日： 2022-12-19 - 公布日： 2023-03-31 - 主分类号： G06F15/76 文献下载
摘要：本公开提供了一种计算处理装置，涉及人工智能技术领域，尤其涉及集成电路技术领域和深度学习技术领域。具体实现方案为：控制单元，配置为生成计算指令和控制信号；缓存单元，与控制单元电连接，配置为接收计算指令和控制信号，并在控制信号的控制下，输出计算指令；以及计算单元，与缓存单元电连接，配置为响应于计算指令，执行计算操作。本公开还提供了一种计算设备、计算处理方法和集成电路芯片。
计算处理装置设备方法集成电路芯片

[发明专利]用于基板的管脚连线方法、装置、设备及介质-CN202210952826.2在审
发明人：王国华;顾沧海;欧阳剑;张诚 -专利权人：昆仑芯（北京）科技有限公司
申请日： 2022-08-09 - 公布日： 2022-11-01 - 主分类号： G06F11/22 文献下载
摘要：本公开提供了一种用于基板的管脚连线方法、装置、设备及介质，涉及计算机技术技术领域，尤其涉及集成电路领域、芯片封装领域及人工智能领域。实现方案为：确定基板的第一管脚矩阵中的基准管脚；基于确定的基准管脚，执行下述第一过程：在第一管脚矩阵中，检测基准管脚的符合预设条件的至少一个第一相邻管脚；响应于检测到基准管脚的相邻信号管脚中包括第一相邻管脚，在第二管脚矩阵中获取第一映射管脚并通过信号线连接该第一相邻管脚与第一映射管脚；选择至少一个第一相邻管脚中的一者作为更新的基准管脚；以及基于更新后的基准管脚，重复执行第一过程，直至检测到更新后的基准管脚不具有符合预设条件的第一相邻管脚。
用于管脚连线方法装置设备介质

[发明专利]处理虚拟化中断的方法、中断控制器、电子设备和芯片-CN202210933599.9在审
发明人：房伟康;顾沧海;陈荣;杨凯 -专利权人：昆仑芯（北京）科技有限公司
申请日： 2022-08-04 - 公布日： 2022-10-18 - 主分类号： G06F9/455 文献下载
摘要：本公开提供了一种处理虚拟化中断的方法、中断控制器、电子设备、介质和芯片，涉及计算机技术领域，尤其涉及中断控制。实现方案为：响应于接收到来自中断源的中断信号，基于中断信号所包含的标识信息，确定多个虚拟化硬件资源中与中断源对应的目标虚拟化硬件资源，并利用目标虚拟化硬件资源将中断信号发送到标识信息所指示的目标虚拟功能，其中，多个虚拟化硬件资源与多个虚拟功能一一对应，目标虚拟功能是多个虚拟功能中的一者；以及响应于接收到目标虚拟功能基于中断信号所发送的访问请求，基于多个虚拟功能的数量对访问请求所请求的至少一个中断信息所在的目标地址进行重映射，使得目标虚拟功能仅能访问目标虚拟功能在目标地址中对应的地址段。
处理虚拟中断方法控制器电子设备芯片

[发明专利]中断控制方法、中断控制器、电子设备、介质和芯片-CN202210934663.5在审
发明人：房伟康;顾沧海;韩金宸 -专利权人：昆仑芯（北京）科技有限公司
申请日： 2022-08-04 - 公布日： 2022-10-11 - 主分类号： G06F13/26 文献下载
摘要：本公开提供了一种中断控制方法、中断控制器、电子设备、介质和芯片，涉及计算机技术领域，尤其涉及中断控制。实现方案为：存储来自至少一个中断源的至少一个中断信号；基于至少一个中断源中的每一个中断源与中断号的映射关系，确定至少一个中断信号中的每一个中断信号对应的中断号；基于至少一个中断信号和每一个中断信号对应的中断号，确定待发送的目标中断号；基于目标中断号，确定目标中断号对应的中断信息，其中，中断信息包括待写入的信息数据以及待写入信息数据的目标地址；以及基于中断信息，将对应的信息数据写入外设高速互联标准PCIe设备的从接口的目标地址处。
中断控制方法控制器电子设备介质芯片

[发明专利]用于运算装置的功耗控制方法、装置、芯片、设备及介质-CN202210555952.4在审
发明人：吴鹏;欧阳剑;李慧敏;顾沧海 -专利权人：昆仑芯（北京）科技有限公司
申请日： 2022-05-20 - 公布日： 2022-08-09 - 主分类号： G06F1/3287 文献下载
摘要：本公开提供了一种用于运算装置的功耗控制方法、装置、芯片、设备及介质，涉及计算机技术领域，尤其涉及芯片技术领域、人工智能领域。实现方案为：获取功耗评估周期内的数据请求信号的第一数量，其中，功耗评估周期包括第一预设数量的连续的多个运算周期，数据请求信号用于请求运算装置的输入数据；基于第一数量，获取运算装置在功耗评估周期内的平均功耗表征值；基于平均功耗表征值和预设功耗阈值，获取功耗评估周期内的功耗评估结果；以及基于功耗评估结果，调整运算装置的工作频率。
用于运算装置功耗控制方法芯片设备介质

[发明专利]芯片封装结构及电子设备-CN202010565873.2在审
发明人：武正辉;顾沧海 -专利权人：北京百度网讯科技有限公司
申请日： 2020-06-19 - 公布日： 2020-11-03 - 主分类号： H01L23/538 文献下载
摘要：本申请公开了芯片封装结构及电子设备，涉及人工智能芯片技术领域。具体方案为：通过在封装基板上设置半导体基板，并在半导体基板上设置第一组管脚和第二组管脚，且第一组管脚与第二组管脚之间通过连接层上的多个连接通道相连，设置在半导体基板上的第一芯片所具有的第三组管脚与第一组管脚相连，设置在半导体基板上的第二芯片所具有的第四组管脚与第二组管脚相连，由于第一组管脚和第二组管脚是相连的，从而，使得第一芯片的第三组管脚和第二芯片的第四组管脚是相连的，由此，实现了第一芯片与第二芯片的互联，解决了现有封装技术中在封装基板上封装芯片，难以实现芯片之间的互联的技术问题。
芯片封装结构电子设备

[发明专利]用于确定芯片贴装数据的方法和装置-CN201910229235.0有效
发明人：任超;武正辉;顾沧海;何永占 -专利权人：北京百度网讯科技有限公司
申请日： 2019-03-25 - 公布日： 2020-10-13 - 主分类号： H05K3/00 文献下载
摘要：本公开实施例公开了用于确定芯片贴装数据的方法和装置。该用于确定芯片贴装数据的方法包括：获取封装芯片的芯片端形变曲线和PCB端形变曲线；确定芯片端形变曲线和PCB端形变曲线之间的形变间隙；基于形变间隙和贴装参数调整策略，生成贴装工艺的参数调整信息。本公开实施例的用于确定芯片贴装数据的方法和装置，提高了设计封装芯片的贴装工艺的效率，并且由于根据封装芯片承受应力后发生的形变进行了结构改进，可以提高贴装后的封装芯片承受应力的能力。
用于确定芯片数据方法装置

[发明专利]信息处理系统和方法-CN201810908685.8在审
发明人： 顾沧海;吴鹏 -专利权人：北京百度网讯科技有限公司
申请日： 2018-08-10 - 公布日： 2020-02-21 - 主分类号： G06F13/12 文献下载
摘要：本申请实施例公开了信息处理系统和方法。该方法的一具体实施方式包括：一种信息处理系统，该系统包括根组件和至少两个芯片，其中：至少两个芯片中的芯片上设有两个PCIe(peripheral component interconnect express，高速串行计算机扩展总线标准)接口，至少两个芯片通过PCIe接口以级联方式连接，并且至少两个芯片中的芯片与根组件通信连接；或者至少两个芯片通过PCIe接口与转换器连接，并且至少两个芯片中的芯片或转换器与根组件通信连接。该实施方式通过设置至少两个芯片，实现了增加运算能力，提高运算速度。
信息处理系统方法

[发明专利]用于平衡负载的方法、装置、设备和计算机可读存储介质-CN201910690754.7在审
发明人： 顾沧海;吴鹏 -专利权人：北京百度网讯科技有限公司
申请日： 2019-07-29 - 公布日： 2019-11-05 - 主分类号： G06F9/50 文献下载
摘要：本公开的实施例涉及用于平衡负载的方法、装置、设备和计算机可读存储介质。该方法包括：针对数据处理系统内的一组数据处理单元中的每个数据处理单元，获取在当前时钟周期中用于所述数据处理单元的当前输入数据和在下一时钟周期中用于所述数据处理单元的下一输入数据；以及基于所述当前输入数据和所述下一输入数据的比较，确定指示所述下一时钟周期中所述数据处理单元的输入数据变化的第一度量值。该方法还包括：基于针对所述一组数据处理单元确定的所述第一度量值，控制所述一组数据处理单元在所述下一时钟周期中的操作状态。由此可以动态调节数据处理系统中的负载，降低瞬时大电流和瞬时高功耗。
数据处理单元计算机可读存储介质数据处理系统平衡负载瞬时大电流操作状态动态调节时钟周期高功耗

[发明专利]FPGA调试系统及方法-CN201710081184.2在审
发明人：袁丰磊;卢笙;顾沧海;侯树海;王俊;陈安 -专利权人：芯启源（南京）半导体科技有限公司
申请日： 2017-02-15 - 公布日： 2017-07-14 - 主分类号： G06F17/50 文献下载
摘要：本发明所提供的FPGA调试系统及方法，通过将FPGA写入的调试信号信息读取至容量较大且接口带宽亦足够的片外存储单元加以存储，在保持调试信号数量足够的前提下，将调试信号观测时间的大幅提升，由此就可以避免现有调试方式不可避免的反复挑选调试信号和反复尝试触发时机的问题，也就避免了为了调试需要反复进行非常耗时的FPGA实现流程，大大提高FPGA的调试效率。并且能够解决现有调试技术无法诊断大时间跨度异常的难题。
fpga 调试系统方法

[发明专利]高速低功耗电流灵敏放大器-CN200510026403.4无效
发明人：朱贺飞;顾沧海;周电;周晓方 -专利权人：复旦大学
申请日： 2005-06-02 - 公布日： 2006-01-04 - 主分类号： G11C11/419 文献下载
摘要：本发明属于集成电路技术领域，具体为一种针对嵌入式静态随机存储器(Embedded SRAM)的电流灵敏放大器(Current－mode Sense Amplifier)。主要由位线箝位电路、交叉耦合反相器、均衡电路以及输入输出缓冲器构成。该灵敏放大器既可以实现对SRAM单元的读操作，也可以实现写操作，且在读写过程中均利用差分电流信号，而非传统的差分电压信号，因此在工作过程中位线的电压摆幅很小，有效地降低了存储器的读出、写入功耗。仿真结果表明，灵敏放大器的延时对位线电容变化不敏感。
高速功耗电流灵敏放大器

[发明专利]采用两级内容寻址寄存器比较的低功耗快表-CN200410067586.X无效
发明人： 顾沧海;黄宏;周晓方;闵昊 -专利权人：复旦大学
申请日： 2004-10-28 - 公布日： 2005-04-13 - 主分类号： G06F12/02 文献下载
摘要：本发明属于集成电路技术领域，具体为一种采用两级内容寻址寄存器(CAM)比较的低功耗快表(TLB)。主要由64路CAM阵列(64×29比特的CAM单元)和64路SRAM阵列(64×22比特的SRAM单元)以及最后的输出灵敏放大器组成。其中采用改进的CAM单元以省去预充电时的位线转换功耗；用NMOS管充电、PMOS放电来降低CAM单元Match线上的电压摆幅；采用两级CAM串连比较，以大幅减少每次比较的CAM单元数。本发明的两级CAM比较的TLB与传统TLB相比，功耗大大地降低。
采用两级内容寻址寄存器比较功耗

[发明专利]采用双指令集的32位嵌入式微处理器-CN03116913.9无效
发明人：徐科;王文婷;忻凌;闵昊;周晓方;顾沧海 -专利权人：复旦大学
申请日： 2003-05-15 - 公布日： 2003-10-22 - 主分类号： G06F9/30 文献下载
摘要：本发明为一种采用新体系结构的32位嵌入式微处理器，能够处理本地RISC指令和Java卡虚拟机两套指令集。它由取指单元、指令cache、指令译码电路、指令折叠电路、通用寄存器组、数据运算单元、内存单元、前推电路、异常处理单元等部分构成。其中，指令cache和指令折叠电路仅在执行Java卡虚拟机指令时有效，与此同时，通用寄存器组映射为堆栈cache。本发明中的微处理器可以同时支持两套指令集，并且之间能够方便的进行无缝切换，而电路面积与传统不支持Java卡虚拟机的处理器相比，增加不到20％。
采用指令 32 嵌入式微处理器

1
共 14 条