“郑坚斌”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果62个，建议您升级VIP下载更多相关专利

[发明专利]存储电路、存储芯片及电子设备-CN202211555107.3在审
发明人：佘一奇;郑坚斌;吴守道;王林;张雪 -专利权人：苏州兆芯半导体科技有限公司
申请日： 2022-12-06 - 公布日： 2023-05-26 - 主分类号： G11C11/419 文献下载
摘要：本申请实施例提供一种存储电路、存储芯片及电子设备。该存储电路包括子读出电路、读位线、至少一个读辅助单元、以及多个静态随机存取存储器SRAM单元，其中，读位线分别与子读出电路、至少一个读辅助单元和多个SRAM单元连接；子读出电路用于通过多个SRAM单元进行读操作；读辅助单元为对SRAM单元的电路连接关系进行更新得到的，读辅助单元用于调节读位线的电位。不仅提高了读1操作的成功率和加速了读0操作的速度，还避免了存储电路的面积开销过大。
存储电路芯片电子设备

[发明专利]存储器电路架构、芯片、电子设备-CN202211085339.7在审
发明人：佘一奇;郑坚斌;吴守道 -专利权人：苏州兆芯半导体科技有限公司
申请日： 2022-09-06 - 公布日： 2022-11-22 - 主分类号： G11C16/04 文献下载
摘要：本发明公开了一种存储器电路架构、芯片、电子设备，该存储器电路架构包括：控制电路模块、字线驱动电路模块、存储单元模块、运算电路模块；所述存储单元模块包括多个存储单元，所述多个存储单元包括数据存储单元和权重存储单元；所述运算电路模块，用于读取所述数据存储单元及权重存储单元中的数据，并对读出的数据进行逻辑运算；所述字线驱动电路模块，用于为所述存储单元的字线提供驱动信号；所述控制电路模块，用于为所述存储器电路架构中其它模块提供时序控制信号及地址信号。利用本发明，可实现运算能力和正常读写能力的兼容，而且不会对SRAM存储单元的正常读写能力产生影响。
存储器电路架构芯片电子设备

[发明专利]用于存内计算的乘法器数字电路、芯片、电子设备-CN202110970942.2有效
发明人：佘一奇;吴守道;郑坚斌 -专利权人：苏州兆芯半导体科技有限公司
申请日： 2021-08-23 - 公布日： 2022-08-19 - 主分类号： G06F7/52 文献下载
摘要：一种用于存内计算的乘法器数字电路、芯片、电子设备，所述电路包括：至少一行乘法运算结构，每行乘法运算结构包括：输入缓冲电路、存内运算存储单元、以及输出缓冲电路；存内运算存储单元包括：一个传输单元和一个标准6T SRAM单元；所述标准6T SRAM单元用于写入权值，传输单元用于实现权值与数字信号的乘法运算，并将得到的运算结果传送给输出缓冲电路。利用本发明方案，可以减少存内计算所需晶体管的数量，进而减小存储器的体积。
用于计算乘法器数字电路芯片电子设备

[发明专利]用于测量嵌入式存储器的数据读取时间的电路系统及芯片-CN201810312775.0有效
发明人：彭增发;郑坚斌 -专利权人：展讯通信（上海）有限公司
申请日： 2018-04-09 - 公布日： 2022-04-29 - 主分类号： G11C29/56 文献下载
摘要：本发明提供一种用于测量嵌入式存储器的数据读取时间的电路系统及芯片。所述电路系统包括：控制电路、锁相环、脉冲产生电路、数据锁存器及数据比较器，其中，控制电路用于根据数据比较器的数据比较结果调整时钟频率配置信号，还用于产生数据比较器使用的参考数据，还用于控制嵌入式存储器的写操作和读操作；锁相环用于根据时钟频率配置信号，产生锁相环输出时钟信号；脉冲产生电路，用于根据锁相环输出时钟信号，产生嵌入式存储器的工作时钟信号以及数据锁存器的工作时钟信号；数据锁存器，用于将接收到的存储数据锁住并发送到数据比较器；数据比较器，用于比较存储数据和参考数据，输出数据比较结果。本发明能够提高数据读取时间的测量精度。
用于测量嵌入式存储器数据读取时间电路系统芯片

[发明专利]一种基于SRAM的存内计算电路、装置及电子设备-CN202111176583.X在审
发明人：佘一奇;郑坚斌;吴守道 -专利权人：苏州兆芯半导体科技有限公司
申请日： 2021-10-09 - 公布日： 2022-01-04 - 主分类号： G11C7/12 文献下载
摘要：本申请实施例提供的一种基于SRAM的存内计算电路、装置及电子设备，所述电路包括包含有锁存器的SRAM存储单元、第一传输单元、第二传输单元及逻辑运算单元；第一传输单元的第一控制端与SRAM存储单元内锁存器的第一输出端连接，第一传输单元的第二控制端与第一位线连接，第一传输单元的第一端与逻辑运算单元的第一输入端及第三位线连接；第一传输单元的第二端接地或接电源；第二传输单元的第一控制端与SRAM存储单元内锁存器的第二输出端连接，第二传输单元的第二控制端与第二位线连接，第二传输单元的第一端与逻辑运算单元的第二输入端及第四位线连接；第二传输单元的第二端接地或接电源。用以降低实现难度。
一种基于 sram 计算电路装置电子设备

[发明专利]厨房空气调节装置的控制方法、装置及可读存储介质-CN202111039083.1在审
发明人：路会同;郑坚斌 -专利权人：美的集团股份有限公司;广东美的制冷设备有限公司
申请日： 2021-09-06 - 公布日： 2021-11-16 - 主分类号： F24F11/77 文献下载
摘要：本发明公开了一种厨房空气调节装置的控制方法、装置及可读存储介质，该厨房空气调节装置的控制方法，包括：当空调器和油烟机都处于开机状态，控制第一风机运行第一时长；当第一风机运行第一时长后，获取第一换热风道的第一静压值、排烟风道的第二静压值和厨房环境的第三静压值；根据第一静压值、第二静压值和第三静压值，监测第一滤网和油烟机滤网的使用状态。本发明通过第一静压值、第二静压值和第三静压值监测空调器的第一滤网以及油烟机滤网的使用状态，因此能够提高监测滤网的使用状态的准确性，提高用户的使用体验。
厨房空气调节装置控制方法可读存储介质

[发明专利]存储器及其写辅助电路-CN201811567627.X有效
发明人：佘一奇;吴守道;郑坚斌 -专利权人：展讯通信（上海）有限公司
申请日： 2018-12-20 - 公布日： 2021-10-15 - 主分类号： G11C11/419 文献下载
摘要：一种存储器及其写辅助电路。所述写辅助电路包括：电位下拉电路，与存储器写位线的预充电信号端耦接，适于在触发所述存储器执行写操作之前，通过所包含的电容，执行两次以上的电位拉低操作，将所述预充电信号端的电位拉低至预设负值电位。应用上述方案，可以减少写辅助电路中电容所占用的面积。
存储器及其辅助电路

[发明专利]一种数据运算电路及存算一体芯片-CN202110705287.8在审
发明人：佘一奇;吴守道;郑坚斌 -专利权人：苏州兆芯半导体科技有限公司
申请日： 2021-06-24 - 公布日： 2021-09-03 - 主分类号： G11C7/12 文献下载
摘要：本发明提供了一种数据运算电路及存算一体芯片，该数据运算电路包括译码电路、查询表阵列。译码电路包括被乘数输入端、乘数输入端、译码输出端；被乘数输入端的位宽为N1，输入2N1种被乘数；乘数输入端的位宽为N2，输入2N2种乘数；译码输出端的位宽为2N1+N2，输出2N1+N2种译码输出信号，每种译码输出信号对应一种被乘数和乘数组合。查询表阵列包括与译码输出端连接的存储阵列、以及读出电路；存储阵列中存储有2N1+N2种运算结果，每种运算结果为一种被乘数和乘数组合相乘所得的运算结果；读出电路用于读取存储阵列中和该种译码输出信号对应的运算结果。减少打开字线根数，减少对写操作的干扰。无需进行大量的运算，缩短运算周期，减少能耗，提高运算效率。
一种数据运算电路一体芯片

[发明专利]ROM存储阵列的字线驱动电路及ROM存储器-CN201711407353.3有效
发明人：于跃;郑坚斌 -专利权人：展讯通信（上海）有限公司
申请日： 2017-12-22 - 公布日： 2021-07-23 - 主分类号： G11C8/14 文献下载
摘要：本发明提供一种ROM存储阵列的字线驱动电路及ROM存储器。所述驱动电路包括：根据输入信号生成字线选择信号的字线选择电路，根据所述字线选择信号输出第一电压或者第二电压的电压转换电路，其中第一电压高于电源电压，第二电压低于地电压。本发明能够在不改变ROM存储阵列中各ROM存储单元尺寸的情况下，提高ROM存储器的阵列密度。
rom 存储阵列驱动电路存储器

[发明专利]ROM阵列及其版图结构-CN201810135451.4有效
发明人：于跃;郑坚斌 -专利权人：展讯通信（上海）有限公司
申请日： 2018-02-09 - 公布日： 2021-05-25 - 主分类号： G11C17/12 文献下载
摘要：本发明提供一种ROM阵列及其版图结构。所述ROM阵列被配置为包括多种不同阈值的ROM单元，以使每个ROM单元在编程时被配置为存储多个比特的信息。本发明能够提高ROM单元的存储密度，减小单比特信息的存储面积。
rom 阵列及其版图结构

[发明专利]换热装置及空调设备-CN201711102547.2有效
发明人：刘从峰;林军国;何杜兵;郑坚斌 -专利权人：广东美的制冷设备有限公司;美的集团股份有限公司
申请日： 2017-11-10 - 公布日： 2020-11-10 - 主分类号： F24F1/0063 文献下载
摘要：本发明提供了一种换热装置及空调设备，换热装置包括：至少两个子换热器，沿风向间隔排列，每个子换热器包括翅片及穿接于翅片的至少一列冷媒管，翅片包括前半部和后半部，前半部相对于后半部处于风向的上游；其中，在每个子换热器中，处于风向最上游的一列冷媒管所穿接的翅片的至少前半部为平片。本发明提供的换热装置，可提升化霜效率，并避免因融水积攒而容易再次凝霜的问题。
装置空调设备

[发明专利]一种逻辑门电路的版图-CN201610375816.1有效
发明人：于跃;郑坚斌 -专利权人：展讯通信（上海）有限公司
申请日： 2016-05-31 - 公布日： 2020-09-01 - 主分类号： H03K19/0944 文献下载
摘要：本发明提供一种逻辑门电路的版图，包括：第一PMOS管，第一NMOS管，第二PMOS管、第二NMOS管，所述逻辑门电路的版图的VDD连接第一PMOS管及第二PMOS管的源极，所述逻辑门电路的版图的VSS连接第一NMOS管及第二NMOS管的源极，其特征在于，第一PMOS管的漏极连接第二PMOS管的栅极，第一NMOS管的漏极连接第二NMOS管的栅极，第二PMOS管的栅极通过多晶硅连接线连接第二NMOS管的栅极。本发明能够在不增加面积的情况下减小器件开关转换过程中的直流电流。
一种逻辑门电路版图

[实用新型]移动空调-CN201921515089.X有效
发明人： 郑坚斌 -专利权人：广东美的制冷设备有限公司;美的集团股份有限公司
申请日： 2019-09-10 - 公布日： 2020-05-22 - 主分类号： F24F1/0326 文献下载
摘要：本实用新型提供一种移动空调，包括蓄冷系统、取冷换热器和送冷换热器。其中，蓄冷系统包括蓄冷箱、压缩机、蒸发器和冷凝器，压缩机、冷凝器和蒸发器依次连通而形成蓄冷环路。蒸发器和取冷换热器设置于蓄冷箱内。送冷换热器和取冷换热器通过管道连接而形成制冷环路，所述管道包括连接送冷换热器的载冷剂入口与取冷换热器的载冷剂出口的第一保温管道，第一保温管道的导热系数低于金属管的导热系数。本实用新型技术方案，通过设置第一保温管道，以连接送冷换热器的载冷剂入口与取冷换热器的载冷剂出口，能够有效提升载冷剂管路的输送段保温效果，降低制冷环路的冷能损耗，从而提升移动空调的冷能利用效率。
移动空调

[发明专利]一种获取存储器中存储单元的位置信息的方法及装置-CN201510907330.3有效
发明人：孙国清;郑坚斌;张爱林;诸月平 -专利权人：展讯通信（上海）有限公司
申请日： 2015-12-09 - 公布日： 2020-04-14 - 主分类号： G06F30/392 文献下载
摘要：本发明提供一种获取存储器中存储单元的位置信息的方法及装置。所述方法包括：读取并解析用户输入的存储器的GDS版图文件，并建立所述用户输入的存储器的GDS版图文件的相应数据结构；基于所述用户输入的存储器的GDS版图文件的相应数据结构获取所述存储器中所有存储单元的位置信息。本发明能够快速、准确地获取存储器中存储单元的位置信息。
一种获取存储器存储单元位置信息方法装置

[发明专利]测量嵌入式存储器数据读取时间的方法及系统-CN201610560548.0有效
发明人：彭增发;郑坚斌;张帅奇 -专利权人：展讯通信（上海）有限公司
申请日： 2016-07-15 - 公布日： 2020-04-14 - 主分类号： G11C29/56 文献下载
摘要：本发明提供一种测量嵌入式存储器数据读取时间的方法及系统。所述方法包括：内建自动测试控制器接收外部测试机台发送的复位信号，发送初始频率调整配置位至锁相环，发送参考数据至数据比较器；锁相环产生锁相环时钟信号；时钟分频器产生存储器工作的时钟信号和数据锁存器工作的时钟信号；数据锁存器接收存储器的初始读取数据，输出存储器的初始读出数据送往数据比较器；数据比较器比较参考数据和初始读出数据，若一致，发送测试通过信号至外部测试机台；外部测试机台发送新的复位信号；重复前述过程直到参考数据和存储器的读出数据不一致为止，存储器的数据读取时间为最新的锁相环时钟信号周期的一半。本发明能够减小芯片面积，降低芯片的成本。
测量嵌入式存储器数据读取时间方法系统

1
2
3
4
5
下一页»
尾页
共 62 条