“郑坚斌”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果62个，建议您升级VIP下载更多相关专利

[发明专利]一种时序追踪电路及方法-CN201210447356.0有效
发明人：于跃;郑坚斌;黃瑞锋 -专利权人：苏州兆芯半导体科技有限公司
申请日： 2012-11-09 - 公布日： 2013-02-13 - 主分类号： G11C7/12 文献下载
摘要：本发明实施例公开了一种时序追踪电路，包括字线充电追踪电路、位线充电追踪电路、位线放电追踪电路、第一驱动电路和第二驱动电路；所述字线充电追踪电路、位线充电追踪电路和位线放电追踪电路的输入端和输出端均位于控制电路的近端；所述字线充电追踪电路的输入端和所述位线充电追踪电路的输入端分别与所述第一驱动电路的输出端连接；所述位线充电追踪电路的输出端与所述第二驱动电路的输入端连接；所述第二驱动电路的输出端与所述位线放电追踪电路的输入端连接；所述字线充电追踪电路、位线充电追踪电路和位线放电追踪电路的输出端分别与所述控制电路连接。本发明实施例解决了现有时序追踪方式精确度低的问题。
一种时序追踪电路方法

[发明专利]一种应用于存储单元的延时控制电路以及静态随机存储器-CN201210428299.1有效
发明人：张立军;郑坚斌;王子欧;张其笑;季爱明;毛凌峰;朱灿焰 -专利权人：苏州大学
申请日： 2012-10-31 - 公布日： 2013-02-06 - 主分类号： G11C11/413 文献下载
摘要：本发明提供了一种应用于存储单元的延时控制电路，包括：控制分压电路、选择电路以及下拉电路，当电压Vcc大于第一预设值时，下拉电路中的第一NMOS管以及第二NMOS管工作在饱和区，当电压Vcc小于第二预设值时，第二NMOS管工作在亚阈值区。本发明提供的延时控制电路能够在较低的工作电压时，保证第二NMOS工作在亚阈值区域，漏电流很小，可以实现对虚拟位线DBL的放电速度的降低，从而实现对灵敏放大器控制信号SAEN的延迟，可以保证SAEN信号到达时，存储阵列的读出BL和BLB有比较大的易于放大器读出的压差deltav，保证电路功能正确，没有逻辑错误。
一种应用于存储单元延时控制电路以及静态随机存储器

[实用新型]一种写余量控制电路-CN201220337054.3有效
发明人：张一平;郑坚斌 -专利权人：苏州兆芯半导体科技有限公司
申请日： 2012-07-12 - 公布日： 2013-01-23 - 主分类号： G05B19/04 文献下载
摘要：本实用新型提供了一种写余量控制电路，包括时序电路、普通字线驱动电路、虚拟字线驱动电路、信号产生电路，还包括控制电路，其中，控制电路包括至少两个调整管，每个调整管串接在外接电源Vcc与虚拟字线驱动电路中的第一P型MOS管的源极之间，通过控制所述调整管的开关状态，控制虚拟字线驱动电路的输出端的电压变化，当所述虚拟字线驱动电路的输出端的电压达到所述信号产生电路的阈值电压时，所述信号产生电路产生周期结束信号，结束写操作。本申请能够通过调节不同调整管的开启和关断状态，进而调节虚拟字线驱动电路的输出端的电压，进而控制写周期的余量，实现了当静态随机存储器模块列数目较大时，延时t1满足所有存储单元的写入需求。
一种余量控制电路

[发明专利]一种静态随机存储器保存状态低漏电电源电路-CN201210303702.8无效
发明人：张一平;郑坚斌 -专利权人：苏州兆芯半导体科技有限公司
申请日： 2012-08-24 - 公布日： 2012-11-21 - 主分类号： G11C11/413 文献下载
摘要：本发明适用于集成电路领域，提供了一种静态随机存储器保存状态低漏电电源电路，包括电源控制电路，所述电源控制电路为NMOS管顶部连接。本发明采用NMOS管顶部连接，在NMOS由于工艺偏差处于较强时，能有效跟随漏电，不会令SRAM轨到轨电压下降过快，同样存在衬底偏置效应，使其阈值能够随电源电压上升而上升，降低高电压下保持漏电流。
一种静态随机存储器保存状态漏电电源电路

[发明专利]一种写余量控制电路-CN201210241039.3有效
发明人：张一平;郑坚斌 -专利权人：苏州兆芯半导体科技有限公司
申请日： 2012-07-12 - 公布日： 2012-10-10 - 主分类号： G11C11/419 文献下载
摘要：本发明提供了一种写余量控制电路，包括时序电路、普通字线驱动电路、虚拟字线驱动电路、信号产生电路，还包括控制电路，其中，控制电路包括至少两个调整管，每个调整管串接在外接电源Vcc与虚拟字线驱动电路中的第一P型MOS管的源极之间，通过控制所述调整管的开关状态，控制虚拟字线驱动电路的输出端的电压变化，当所述虚拟字线驱动电路的输出端的电压达到所述信号产生电路的阈值电压时，所述信号产生电路产生周期结束信号，结束写操作。本申请能够通过调节不同调整管的开启和关断状态，进而调节虚拟字线驱动电路的输出端的电压，进而控制写周期的余量，实现了当静态随机存储器模块列数目较大时，延时t1满足所有存储单元的写入需求。
一种余量控制电路

[发明专利]电压检测电路-CN201210213956.0有效
发明人：王林;黄瑞锋;郑坚斌 -专利权人：苏州兆芯半导体科技有限公司
申请日： 2012-06-26 - 公布日： 2012-10-03 - 主分类号： G01R19/00 文献下载
摘要：本发明公开了一种电压检测电路，包括：输入端与信号输入端相连，用于根据信号输入端信号生成逻辑脉冲的脉冲发生器；输入端与脉冲发生器相连，用于将脉冲发生器发送的逻辑脉冲进行滤波的滤波器；输入端与滤波器相连，用于将经过滤波器滤波后的逻辑脉冲进行反相的第一反相器；与第一反相器相连，用于根据经过第一反相器反向后的逻辑脉冲导通或截止的第一MOS管；分别与信号输入端和第一MOS管的漏极相连，用于根据信号输入端信号导通或截止的第二MOS管；输入端分别与第一MOS管和第二MOS管相连，输出端与电压输出端相连，用于将逻辑脉冲状态保持并反向的锁存器。本发明能实现电路设计简单、降低电路功耗和减少集成芯片占用面积。
电压检测电路

[发明专利]SRAM的读出电路-CN201210212874.4有效
发明人：王林;郑坚斌;吴守道 -专利权人：苏州兆芯半导体科技有限公司
申请日： 2012-06-26 - 公布日： 2012-10-03 - 主分类号： G11C11/417 文献下载
摘要：本发明揭示了一种SRAM的读出电路，其包括放大电路模块，钳位电路模块，推挽电路模块，选择输出电路模块，输出电路模块；所述放大电路模块放大并输出SRAM阵列块中数据，包括灵敏放大器，灵敏放大器的SA输入端接灵敏放大器使能控制信号和灵敏放大器选择信号，两个SA输出端所在的第一PMOS管和第二PMOS管的漏极分别共接于第一、第二输出接点，所述钳位电路模块在有效信号来之前将第一、第二输出接点的电位拉伸至低电平，所述推挽电路模块将第一、第二输出接点的电位进行取相反的处理后选择输出；本发明SRAM的读出电路提高了电路的读取速度及电路的稳定性，缩小了电路的版图面积。
sram 读出电路

[发明专利]电源管理电路-CN201110447635.2有效
发明人：张立军;郑坚斌;季爱民;吴晨;王媛媛 -专利权人：苏州大学
申请日： 2011-12-28 - 公布日： 2012-06-27 - 主分类号： H02J15/00 文献下载
摘要：本发明公开了一种电源管理电路，用以将预定电压提供给存储单元，所述电源管理电路包括第一晶体管、第二晶体管、第一输入端、第二输入端和输出端，所述第一晶体管的源极与电源端VCC连接，所述第一晶体管的栅极与第二晶体管的漏极共接且与第一输入端连接，所述第一晶体管的漏极与第二晶体管的源极共接且与输出端连接，所述第二晶体管的栅极与第二输入端连接，所述第一输入端和第二输入端提供逻辑控制信号。该电源管理电路在降低存储电路功耗的同时，还可以提高对数据的保持能力，同时该电源管理电路所占的面积小。
电源管理电路

[发明专利]电源管理电路-CN201110447634.8无效
发明人：张立军;郑坚斌;季爱民;吴晨;王媛媛 -专利权人：苏州大学
申请日： 2011-12-28 - 公布日： 2012-06-27 - 主分类号： G11C7/12 文献下载
摘要：本发明公开了一种电源管理电路，连接在存储单元的输出端和地极之间，所述电源管理电路用以控制存储单元获得预定的电源电压以分别实现工作、休眠或保值状态，所述电源管理电路包括至少一个PMOS管，所述PMOS管的衬底连接电源端VCC，所述PMOS管的源极连接于所述存储单元的输出端，所述PMOS管的漏极连接于地极，所述PMOS管栅极和漏极在存储单元处于保值状态时连通，所述PMOS管栅极和漏极在存储单元处于工作或休眠状态时不连通。该电源管理电路在降低存储电路功耗的同时，还可以提高对数据的保持能力，同时该电源管理电路在电源端电压VCC降低的情况下，可以使得存储单元的轨到轨电压相对变大。
电源管理电路

[发明专利]存储器电路以及控制存储器电路的方法-CN201010003227.3有效
发明人：李鸿瑜;王勇;郑坚斌;马亚奇;李坤地;陈家政 -专利权人：智原科技股份有限公司
申请日： 2010-01-11 - 公布日： 2011-07-13 - 主分类号： G11C11/413 文献下载
摘要：一种存储器电路包含有一第一存储器阵列、一第二存储器阵列以及一开关模块，其中该第一存储器阵列具有一第一端点以及一第二端点，该第二存储器阵列具有一第三端点以及一第四端点，该第一端点耦接于一第一供应电压，该第四端点耦接于小于该第一供应电压的一第二供应电压，该开关模块耦接于该第二端点、该第三端点、该第一供应电压以及该第二供应电压。当该存储器电路操作于一非运作模式时，该开关模块将该第二端点电性连接至该第三端点，且将该第二端点电性阻绝于该第二供应电压，以及将该第三端点电性阻绝于该第一供应电压。
存储器电路以及控制方法

[发明专利]基于跟踪耦合电容的SRAM写能力增强技术-CN201110077985.4无效
发明人：姚其爽;郑坚斌;张昭勇 -专利权人：秉亮科技(苏州)有限公司
申请日： 2011-03-30 - 公布日： 2011-06-29 - 主分类号： G11C11/413 文献下载
摘要：本发明涉及一种基于跟踪耦合电容的SRAM写能力增强技术，在小容量存储器内设有耦合线和互补耦合线，位线和耦合线之间的耦合电容值与位线的总电容值之间的比值为N，互补位线和互补耦合线之间的耦合电容值与互补位线的总电容值之间的比值为M，该N与M的值总相等。其另一种方式为：在分块大容量存储器内设有耦合线和互补耦合线，所述全局位线和耦合线之间的耦合电容值与位线总电容值之间的比值为R，全局互补位线和互补耦合线之间的耦合电容值与互补位线总电容值之间的比值为Q，该R与Q的值总相等。本发明通过耦合位线，并且使其耦合效率总保持相同的比值，从而使其能够完成产生恒定负压提高SRAM的写能力技术。
基于跟踪耦合电容 sram 能力增强技术

[发明专利]用单端口存储单元实现多端口存储器的自定时控制方法-CN201010183189.4无效
发明人：马亚奇;郑坚斌;张昭勇 -专利权人：秉亮科技(苏州)有限公司
申请日： 2010-05-26 - 公布日： 2010-12-08 - 主分类号： G11C7/06 文献下载
摘要：本发明涉及一种多端口存储器自定时控制方式，特别是指单端口存储单元(比如六管存储单元)用于多端口存储器设计中的时序控制电路，更适用于存储器编译器中。一种用单端口存储单元实现多端口存储器的自定时控制方法，在单端口存储单元运行时，通过跟踪电路跟踪高优先级端口指令运行，当跟踪电路复位后再由其跟踪位线信号来触发下一个优先级端口内部时钟。本发明的仲裁电路采用了时序跟踪机制，确保每个指令安全执行后尽快开启下一个指令，更适用于存储器编译器中。即能因地制宜快速给定不同容量存储器相邻内部时钟非重叠时间。
端口存储单元实现多端存储器定时控制方法

[发明专利]自定时写跟踪型静态随机存储器-CN201010178831.X有效
发明人：张昭勇;郑坚斌 -专利权人：秉亮科技(苏州)有限公司
申请日： 2010-05-21 - 公布日： 2010-10-20 - 主分类号： G11C11/419 文献下载
摘要：本发明涉及一种自定时写跟踪型静态随机存储器，设有模拟总字线驱动器、模拟写入驱动器、总字线驱动阵列，模拟总字线驱动器的输出端通过模拟总字线采用U型结构将信号输送至模拟写入驱动器，模拟写入驱动器的输出接至位线跟踪列，位线跟踪列通过可编程加速写电路和写跟踪复位电路与总控制电路连接。本发明设计了一种无额外返回通路的自定时写跟踪静态随机存储器，其使用了多个存储器跟踪单元来提高整体自定时写跟踪时序抵抗工艺偏差所引起的变化，且在字线和位线方向上所集成的模拟负载可以更好地实现写控制信号的跟踪，另外模拟写入驱动器和加速写跟踪电路所具有的可调节能力提高了设计与测试的灵活性。此发明亦可应用于静态随机存储器编译器中。
定时跟踪静态随机存储器

[发明专利]集成弱写测试功能的自定时写跟踪型静态随机存储器及其校准方法-CN201010214627.9有效
发明人：张昭勇;郑坚斌 -专利权人：秉亮科技(苏州)有限公司
申请日： 2010-07-01 - 公布日： 2010-10-13 - 主分类号： G11C11/413 文献下载
摘要：本发明涉及一种集成弱写测试功能的自定时写跟踪型静态随机存储器，通过其内部设置的写跟踪字线阵列和写跟踪位线阵列来实现字线、位线上的负载跟踪，写跟踪字线阵列设有多个模拟字线负载SRAM单元且其模拟字线信号与模拟字线驱动器和集成写跟踪SRAM单元的字线相连，写跟踪位线阵列由多个集成写跟踪SRAM单元和模拟位线负载SRAM单元组成，写跟踪位线与可编程集成模拟写入驱动器的输出相连，写跟踪互补位线连接至写跟踪复位电路上，集成写跟踪SRAM单元的电源连接在外部带有探测端的虚拟电源VREF上。本发明不仅可以使用在通常的写入时间控制，而且可以应用到弱写测试模式时的写入时间控制，另外其弱写测试校准方法则简化了弱写测试校准的过程。
集成测试功能定时跟踪静态随机存储器及其校准方法

[发明专利]静态随机存储器及其形成与控制方法-CN200810149486.X有效
发明人：张金峰;郑坚斌;张昭勇;姚其爽 -专利权人：秉亮科技（苏州）有限公司
申请日： 2008-09-18 - 公布日： 2010-03-24 - 主分类号： G11C11/41 文献下载
摘要：一种静态随机存储器及其形成与控制方法，上述静态随机存储器包括跟踪列、正常列、单元电压控制电路、以及单元电压下拉电路。跟踪列包括多个第一存储单元。正常列包括多个第二存储单元。单元电压控制电路耦接于跟踪列与正常列，用以在静态随机存储器的写操作开始之前导通工作电压、跟踪列、以及正常列，并且在写操作开始之后隔断工作电压、跟踪列、以及正常列。单元电压下拉电路耦接于跟踪列与正常列，用以在写操作开始之后使跟踪列和正常列的单元电压下降，并且在跟踪列的单元电压下降到一预设电压时停止正常列的单元电压下降。
静态随机存储器及其形成控制方法