“邹家轩”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果27个，建议您升级VIP下载更多相关专利

[发明专利]一种LVDS端口自测试装置及方法-CN202310613888.5在审
发明人：谢雨蒙;邹家轩;徐超;王展锋;姜赛男 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-05-29 - 公布日： 2023-08-25 - 主分类号： H03K5/125 文献下载
摘要：本发明涉及微波射频及芯片可测性设计技术领域，特别涉及一种LVDS端口自测试装置及方法。包括：数据缓冲器，用于缓冲隔离内部输出信号D；数控振荡器，用于产生固定频率时钟信号；序列发生器，用于产生待输出的特定测试序列信号；选择器，用于根据模式选择信号M，选择将数据缓冲器的输出或序列发生器的输出送入LVDS驱动器。本发明自测试装置实现可测性设计的小型化LVDS端口模块，提高系统集成度，同时本发明方法用在LVDS端口自测试装置上，在较小逻辑开销的前提下，可以同时提供不同速率的LVDS端口测试输出频率。
一种 lvds 端口测试装置方法

[发明专利]一种SerDes直流平衡编解码装置及方法-CN202310613863.5在审
发明人：谢雨蒙;邹家轩;王展锋;任杰 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-05-29 - 公布日： 2023-08-08 - 主分类号： G06F13/38 文献下载
摘要：本发明涉及通讯技术领域，特别涉及一种SerDes直流平衡编解码装置及方法。包括：直流平衡编码模块和直流平衡解码模块，直流平衡编码模块包括：并行数据接收器，用于接收N位并行数据；寄存器1，用于保存接收到的N位并行数据；寄存器2，用于保存上一周期接收到的N位并行数据或初始数据；编码器1，用于对寄存器1、寄存器2的数据进行正极性编码；编码器2，用于对寄存器1、寄存器2的数据进行负极性编码；“01”计数器1，用于对编码器1的数据进行“01”计数，判断编码位中“0”占多数还是“1”占多数。本发明能够实现系统小型化设计，提高系统集成度。而且在不降低数据传输有效速率的同时，使传输数据具有直流平衡特性。
一种 serdes 直流平衡解码装置方法

[发明专利]一种低功耗SerDes并串转换结构-CN202211547800.6在审
发明人： 邹家轩;谢雨蒙;王展锋;洪锋 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2022-12-05 - 公布日： 2023-05-26 - 主分类号： H03M9/00 文献下载
摘要：本发明公开一种低功耗SerDes并串转换结构，属于SerDes串行通信领域，包括均受并行时钟CLK控制的多相脉冲时钟发生器和多相并串转换器；所述多相脉冲时钟发生器将并行同步时钟周期T等分成N份，输出N路延迟差异为T/N的时钟至所述多相并串转换器；所述多相并串转换器的并串转换数也为N；所述多相脉冲时钟发生器输出N路脉冲时钟，每路脉冲时钟的周期都与并行时钟的周期相等，且每路脉冲时钟的占空比为1/N；每路脉冲时钟与相邻脉冲时钟的相位相差1/N周期。本发明中整个并串转换的寄存器、驱动器翻转都在低速的并行时钟频率下，降低了寄存器高速翻转的动态功耗。
一种功耗 serdes 转换结构

[发明专利]一种抗干扰RapidIO交换器数据交换实现方法-CN202010274539.1有效
发明人： 邹家轩;王栋;于宗光;谢雨蒙 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-04-09 - 公布日： 2022-05-17 - 主分类号： H04L41/0631 文献下载
摘要：本发明公开一种抗干扰RapidIO交换器数据交换实现方法，属于通信技术领域。所述一种抗干扰RapidIO交换器数据交换实现方法，包括正常端口响应交换器报告故障处理方法及正常端口未及时响应交换器报告故障处理方法。本发明对于瞬时干扰造成的端口故障中断，能够实现传输消息不会丢失，并减少丢包数。
一种抗干扰 rapidio 交换数据实现方法

[发明专利]一种防总线漏电的M-LVDS驱动电路-CN202111552556.8在审
发明人：王展锋;邹家轩;谢雨蒙 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-12-17 - 公布日： 2022-04-01 - 主分类号： H02H7/22 文献下载
摘要：本发明公开一种防总线漏电的M‑LVDS驱动电路，属于集成电路I/O端口领域，包括次级电源和与其相连的主驱动电路，以及开关管、浮衬电路；所述次级电源包含两级电源，分别为主驱动电路供电，以精确控制开关管，并且减小开关管对电源的噪声影响；所述浮衬电路与开关管相连，减小开关管的衬偏效应，在电源掉电时有效防止总线电流倒灌至电源，提高开关管的工作效率。本发明将传统M‑LVDS驱动电路中的输入控制信号通过次级电源进行处理，可以隔离开关信号对电源的干扰。内置防电流倒灌结构，并且把传统M‑LVDS电路中PMOS开关管的衬底结构替换成二极管接法的NMOS对，降低了PMOS开关管的衬偏效应，避免了冷备份时端口信号到电源之间的潜通，防止总线漏电。
一种总线漏电 lvds 驱动电路

[发明专利]单粒子自检测电路和方法-CN202011582457.X有效
发明人：蔡洁明;顾林;邹家轩;张国贤 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-12-28 - 公布日： 2022-03-01 - 主分类号： G11C29/14 文献下载
摘要：本申请公开了一种单粒子自检测电路和方法，涉及单粒子自检测技术领域，所述电路包括：自检测使能管脚、自检测控制逻辑和自检测状态寄存器；所述自检测使能管脚用于使能所述自检测控制逻辑进行自检测；所述自检测控制逻辑在执行自检测之后将检测结果存储在所述自检测状态寄存器中。解决了现有技术中的自检测方式会消耗大量CPU时间降低系统性能的问题，达到了可以通过增加自检测使能管脚、自检测控制逻辑和自检测状态寄存器即可简单实现自检测，进而减少所需消耗的CPU资源提高系统性能的效果。
粒子检测电路方法

[发明专利]叠层片式功率电感器用低温共烧软磁铁氧体粉料及其制备方法-CN201910307835.4有效
发明人：邹文轩;邹家昊;邹家轩;刘润生;曹淑松;曹卜文;程倩雯;赵远东;左冬阳;杜亚男;杜欣洁;邹金彪 -专利权人：临沂成合信息技术有限公司
申请日： 2019-04-17 - 公布日： 2021-09-17 - 主分类号： C04B35/626 文献下载
摘要：叠层片式功率电感器用低温共烧软磁铁氧体粉料及其制备方法，其配方包括基料及添加剂，其中，基料，按质量比，Fe2O350.0～70.0％，NiO 5.0～15.0％，ZnO15～30.0％，CuO3.84～9.40％；添加剂，以基料总质量计，Bi2O31.0～6.0％，熔块粉0.5～6.0％；其中，熔块的配方为以质量比计，氧化铝9‑12％，二氧化硅62‑65％，氧化钙5‑8％，氧化镁0.5‑1.0％，氧化钾2.0‑4.0％，氧化钠1.0‑2.0％，氧化硼8.0‑10.0％。通过基料加去离子水搅拌混合烘干后预烧，再添加添加剂加入去离子水混合烘干粉碎即可。该粉料随着添加剂加入磁导率降低，抗直流偏置性能好。
叠层片式功率电感器用低温共烧软磁铁氧体粉料及制备方法

[发明专利]流水线模数转换器输入共模误差前馈补偿电路-CN201611181646.X有效
发明人：于宗光;陈珍海;苏小波;薛颜;季惠才;张甘英;邹家轩 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2016-12-20 - 公布日： 2020-03-31 - 主分类号： H03M1/10 文献下载
摘要：本发明涉及一种流水线模数转换器输入工模误差前馈补偿电路，其包括：输入共模误差检测电路，用于对输入信号的共模电平进行检测并进行处理，得到输入共模信号的误差量；可编程共模补偿产生电路，用于根据输入共模误差量产生共模补偿控制电压VFF；共模调整电路，能根据共模补偿控制电压VFF调整下一级电荷域子级电路的共模电荷量。本发明有效克服输入差分信号共模误差对现有电荷域流水线模数转换器的动态性能的限制，能提高电荷域流水线模数转换器的动态性能，降低硬件资源的占用。
流水线转换器输入误差补偿电路

[发明专利]用于DDS数字内核与数模转换器的电路接口系统-CN201611181645.5有效
发明人：苏小波;于宗光;张涛;季惠才;杨霄垒;张甘英;邹家轩 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2016-12-20 - 公布日： 2019-10-29 - 主分类号： H03K19/0175 文献下载
摘要：本发明涉及一种用于DDS数字内核与数模转换器的电路接口系统，其包括DDS内核以及DAC内核；还包括内核接口电路，内核接口电路包括第一数据控制级、第二数据控制级以及第三数据控制级；第一数据控制级接收DDS内核产生的四路并行数据以及DDS内核产生的第一内核时钟；第二数据控制级，将四路并行数据分为两组相位相差180°的数据，并传输至第三数据控制级内，第三数据控制级接收第二数据控制级传输的两组相位相差180°的数据后，在四路相差90°相位的分频电路时钟作用下，将四路并行数据按90°相位差依次传输至DAC内核内。本发明结构紧凑，保证由DDS内核产生的四路高速并行数据能够按序传输至数模转换器，安全可靠。
用于 dds 数字内核数模转换器电路接口系统

[发明专利]可精确控制共模电荷量的全差分电荷传输电路-CN201711106587.4有效
发明人：陈珍海;魏敬和;于宗光;邹家轩;吕海江;钱宏文;季惠才;刘琦 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2017-11-10 - 公布日： 2019-09-24 - 主分类号： H03M1/12 文献下载
摘要：本发明涉及一种可精确控制共模电荷量的全差分电荷传输电路，其包括第一数模混合控制型电荷传输电路以及第二数模混合控制型电荷传输电路；还包括第一共模电荷检测电路、共模前馈电路、第二共模电荷检测电路、检测处理电路、共模电荷调整电路、M位调整寄存器以及校准控制器；本发明能够自动检测电荷域流水线模数转换器中的共模电荷误差，并对该共模电荷误差进行精确补偿，以克服共模电荷误差对现有电荷域流水线模数转换器的动态性能的限制，进一步提高现有电荷域流水线模数转换器的转换性能。
精确控制电荷全差分传输电路

[发明专利]高精度电荷域流水线ADC的电容适配误差校准系统-CN201711105797.1有效
发明人：于宗光;陈珍海;魏敬和;邹家轩;吕海江;钱宏文;程文娟 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2017-11-10 - 公布日： 2019-09-03 - 主分类号： H03M1/10 文献下载
摘要：本发明涉及一种误差校准系统，尤其是一种高精度电荷域流水线ADC的电容适配误差校准系统，属于微电子的技术领域。按照本发明提供的技术方案，所述高精度电荷域流水线ADC的电容适配误差校准系统，包括电荷域流水线ADC电路，所述电荷域流水线ADC电路包括采样保持电路以及N级子级电路，与采样保持电路连接的子级电路为第一级子级电路，第一级子级电路与其余的子级电路依次串接；还包括误差比较器、检测处理电路、校准控制器、校准模式控电路、M位调整寄存器阵列以及基准电压电压调整电路阵列；本发明能对电容适配误差进行高精度校准，提高电荷域流水线转换器的性能。
高精度电荷流水线 adc 电容误差校准系统

[发明专利]叠层片式磁珠用高阻抗值低温共烧软磁铁氧体粉料及其制备方法-CN201910307825.0在审
发明人：邹文轩;邹家昊;邹家轩;刘润生;曹淑松;曹卜文;程倩雯;赵远东;左冬阳;杜亚男;杜欣洁;邹金彪 -专利权人：临沂成合信息技术有限公司
申请日： 2019-04-17 - 公布日： 2019-07-23 - 主分类号： C04B35/30 文献下载
摘要：叠层片式磁珠用高阻抗值低温共烧软磁铁氧体粉料及其制备方法，其配方包括基料及添加剂，其中，基料，按质量比，Fe₂O₃ 55.0～70.0％，NiO 5.0～15.0％，ZnO 15～25.0％，CuO 3～8％；添加剂，以基料总质量计，Bi₂O₃ 1.0～3.0％，Co₃O₄ 0.1～1.0％，MoO₃ 0.05～0.3％，MnO₂ 0.1‑0.3％；La₂O₃ 0.1‑0.5％。该粉料通过基料混合搅拌、烘干、预烧，然后添加添加剂，将基料和添加剂混合烘干粉碎即可。该粉料制作的磁珠，和其他同类粉料相比，同样的设计圈数及制作条件下，阻抗值比其他粉料高20％。
粉料添加剂软磁铁氧体粉料叠层片式磁珠低温共烧高阻抗烘干制备添加剂混合质量比磁珠圈数预烧阻抗制作配方

[发明专利]一种电荷泵环振型锁相环-CN201510980579.7有效
发明人： 邹家轩;于宗光;徐睿;王栋;孙云华 -专利权人：西安电子科技大学;中国电子科技集团公司第五十八研究所
申请日： 2015-12-24 - 公布日： 2018-10-30 - 主分类号： H03L7/07 文献下载
摘要：本发明涉及一种电荷泵环振型锁相环。电荷泵环振型锁相环包括鉴频鉴相器、电荷泵组、自偏置环路滤波器、分频器和快速锁定器。其中鉴频鉴相器、电荷泵组、自偏置环路滤波器和分频器构成第一反馈环路，自偏置环路滤波器、分频器和快速锁定器构成第二反馈环路，两条反馈环路通过自偏置环路滤波器实现嵌套式的连接。本发明中的第一反馈环路为锁相环稳定状态的工作环路，第二反馈环路为快速锁定环路，第二反馈环路的粗调整能力显著提高了锁相环的锁定速度。同时本发明还在多个内部结构中采用自偏置技术以避免使用电阻器件，显著降低了电荷泵环振型锁相环的输出抖动和对制程的工艺依赖性。
一种电荷泵环振型锁相环

[发明专利]一种具备自适应加速锁定结构的电荷泵锁相环-CN201510969100.X有效
发明人： 邹家轩;于宗光;徐睿;王栋;罗昇 -专利权人：西安电子科技大学;中国电子科技集团公司第五十八研究所
申请日： 2015-12-22 - 公布日： 2018-10-02 - 主分类号： H03L7/099 文献下载
摘要：本发明公开了一种具备自适应加速锁定结构的电荷泵锁相环，具备自适应加速锁定结构电荷泵锁相环包括传统电荷泵锁相环的鉴频鉴相模块，电荷泵模块，环路滤波模块，压控振荡模块，分频模块，及特有的自适应加速锁定器。该种结构可显著提高锁相环的锁定速度，同时不会对锁定后的锁相环的输出产生额外抖动，同时一旦因为外部环境发生失锁，该结构会自行启动，使环路快速回到稳定状态。
一种具备自适应加速锁定结构电荷泵锁相环

[发明专利]一种抗干扰的高速串行接口及其实现方法-CN201711390319.X在审
发明人： 邹家轩;谢雨蒙;于宗光;王栋;徐睿 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2017-12-21 - 公布日： 2018-06-12 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种抗干扰的高速串行接口及其实现方法，该实现方法包括输入数据先经过RS编码，再经过交织，后经过8B/10B编码，通过并串转换进行发送；输出数据先经过串并转换，再经过8B/10B解码，后经过解交织，通过RS解码还原成原始数据。本发明中RS编码对突发错误具有良好纠错能力，矩形交织器将造成数字信号传输的突发性差错，利用交织编码技术可离散并纠正这种突发性差错，改善传输特性，有效提高高速串行接口的抗干扰能力。
高速串行接口抗干扰差错数字信号传输矩形交织器抗干扰能力解码并串转换串并转换改善传输交织编码纠错能力输出数据原始数据解交织还原发送纠正

1
2
下一页»
尾页
共 27 条