“车德亮”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]一种数据ECC编解码计算电路-CN202310778543.5在审
发明人：葛领驰;王勇;李林;车德亮;李娜;刘力行;高杨杨;鄢志成;孙竹贤;熊开利;张奇荣 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2023-06-28 - 公布日： 2023-09-22 - 主分类号： G11C29/42 文献下载
摘要：本发明涉及一种数据ECC编解码计算电路，属于集成电路设计领域。包括控制逻辑模块、ECC编码模块、ECC解码模块。控制逻辑模块处理读数据与写数据操作的数据分配，使读写数据时可以复用模块，提升电路性能。本发明同时对数据与地址进行ECC编码算法，编码时地址信息可为存储器数据提供额外的编码信息，具有更高的安全性能、计算效率高、占用资源少，适用于存储器的数据安全设计。该计算电路结构简单、可靠、易于与其它功能部件配合，便于在芯片上实现。
一种数据 ecc 解码计算电路

[发明专利]一种片上CAM结构系统及其实现方法-CN201811140462.8有效
发明人：张永波;车德亮;孙雷;李林;张奇荣;李娜;张龙;王怡倢;黄李昊;连宇 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2018-09-28 - 公布日： 2023-03-31 - 主分类号： G06F30/30 文献下载
摘要：一种片上CAM结构系统及其实现方法，CAM的结构由时钟复位模块、控制寄存器、CAM控制逻辑模块、比较器模块、定时器、CAM存储体、地址产生模块等组成。本发明特点在于，本发明的CAM实现结构简明，易与其它功能部件时序配合，提高了CAM工作的可靠性，该结构采用定时器计数值作为CAM存取数据的比较匹配值，定时器实现了自动循环计数，提高了CAM的工作效率，减少了控制的开销。CAM结构采用LATCH锁存器设计，在集成电路门级设计中实现一个D触发器需要12个MOS管，实现一个锁存器需要6个MOS管，LATCH锁存器相对于D触发器来说耗用的逻辑资源少，锁存器集成度更高，大大减少了片上晶体管数量，该片上CAM结构设计简单，面积小，便于在芯片上实现。
一种 cam 结构系统及其实现方法

[发明专利]一种可配置死区电路的实现装置-CN202211177039.1在审
发明人：李娜;车德亮;张永波;刘佳敏;李林;张奇荣 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2022-09-26 - 公布日： 2023-01-31 - 主分类号： H02M1/38 文献下载
摘要：本发明公开了一种可配置死区电路的实现装置，死区控制寄存器接收并存储配置数据；将预定标因子和死区幅值输出至预定标模块，将使能信号输出至死区计数器模块，将死区幅值输出至输出逻辑模块；预定标模块根据死区幅值和预定标因子产生分频信号；死区计数器模块根据分频信号控制计数初始值在死区计数器模块中的装载，在使能信号有效时进行计数，得到计数信号；输出逻辑模块将死区幅值和计数信号进行比较，根据比较结果输出死区值。本发明根据配置寄存器的值实现死区时间的变化，便于同步时序检查与验证，面积小，功耗低，便于在芯片上实现，增强了嵌入式应用的实用性；利用本发明进行配置死区值时，处理流程简单，易于控制，可实现死区值实时更改。
一种配置死区电路实现装置

[发明专利]一种可配置采样电路的实现装置-CN202110475857.9有效
发明人：李娜;陈雷;张永波;刘佳敏;车德亮;李林;张奇荣 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2021-04-29 - 公布日： 2022-11-04 - 主分类号： H03K19/0175 文献下载
摘要：本发明公开了一种可配置采样电路的实现装置，通过配置采样模式控制信号s_con和采样使能信号s_en实现对输入数据din的采样操作，装置实现结构简单，采用同步时钟设计，便于时序检查与验证，面积小，功耗低，便于在芯片上实现，增强了嵌入式应用的实用性；利用本发明对数据采样时，处理流程简单，易于控制，提供一种可配置采样数据的方法；该装置可根据采样精度的需要，方便地产生一次采样数据或三次采样数据满足应用的需求。因此本发明是可配置采样电路实现的理想结构。
一种配置采样电路实现装置

[发明专利]一种神经网络激活函数计算电路-CN201910780338.6有效
发明人：李林;张盛兵;车德亮;张龙;张奇荣 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2019-08-22 - 公布日： 2022-05-13 - 主分类号： G06N3/063 文献下载
摘要：一种神经网络激活函数计算电路,包括：输入缓存模块、地址映射单元、参数查找表LUT、寄存器、计算单元、输出缓存模块和控制逻辑模块。在控制逻辑模块的控制下通过五级流水线计算电路来实现激活函数的高效计算。本发明基于分段线性插值的近似计算方法，根据配置可实现Sigmoid函数、双曲正切函数Tanh、带参数的线性整流单元PReLU以及归一化指数函数Softmax四种神经网络常用激活函数的近似计算，具有计算效率高、占用资源少、可配置及易于扩展的特点。该神经网络激活函数计算电路结构简单、可靠、易于与其它功能部件配合，并且便于在芯片上实现。
一种神经网络激活函数计算电路

[发明专利]一种片上可配置中断控制系统电路-CN201911033514.6有效
发明人：张永波;张奇荣;车德亮;张龙 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2019-10-28 - 公布日： 2021-06-08 - 主分类号： G06F13/24 文献下载
摘要：本发明涉及一种片上可配置中断控制系统电路，包括中断源模块、时钟复位模块、控制寄存器、N个中断状态处理模块、中断源配置模块、优先级编码器、悬挂寄存器自清零信号产生逻辑、中断向量地址产生器；所述的N≥2；本发明针对不同中断源需求的片上系统可重复利用，不需要重新设计，只需通过软件进行寄存器配置，自由裁减，中断控制系统电路可复用性高，减少电路重新设计资源浪费和电路功能可靠性问题。
一种片上可配置中断控制系统电路

[发明专利]一种新型启动交换芯片的实现装置-CN202011521897.4在审
发明人：李娜;陈雷;张永波;车德亮;李林;张奇荣 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2020-12-21 - 公布日： 2021-04-06 - 主分类号： G06F9/445 文献下载
摘要：本发明公开了一种新型启动交换芯片的实现装置，包括：时序控制模块，用于产生同步时钟信号、读存储器信号和当片选信号；数据存储模块，用于当片选信号和读存储器信号有效时，读取数据；数据接收模块，用于将数据并行输出至指令译码模块；指令译码模块，用于对数据进行指令译码，得到寄存器地址、设备地址和16位数据；输出控制模块，用于对寄存器地址、设备地址和16位数据进行三选一输出；输出模块，用于将输出控制模块的三选一输出转换成串行信号后输出。本发明实现结构简单、面积小，功耗低，便于在芯片上实现，利用本发明启动交换芯片时，处理流程简单，易于控制，提高了自动控制交换芯片的效率，增强了嵌入式应用的实用性。
一种新型启动交换芯片实现装置

[发明专利]一种可配置的神经网络激活函数实现装置-CN201910041332.7有效
发明人： 车德亮;李娜 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2019-01-16 - 公布日： 2021-02-23 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种可配置的神经网络激活函数实现装置，包括控制器、符号判断模块、范围探测模块、参数寄存器、浮点乘法器、浮点加法器、相反数运算器、地址产生器、查找表、第一选通锁存器和第二选通锁存器。通过配置控制信号M实现sigmoid函数与tanh函数的运算，装置实现结构简单，采用同步时钟设计，便于时序检查与验证，面积小，功耗低，便于在芯片上实现，增强了嵌入式应用的实用性；利用本发明计算神经网络激活函数时，处理流程简单，易于控制，提高了神经网络激活函数计算的效率；该装置可根据tanh计算精度需要，方便地扩展地址产生器模块和查找表模块来满足函数精度变换的需求。因此本发明是嵌入式神经网络处理器激活函数实现的理想结构。
一种配置神经网络激活函数实现装置

[发明专利]一种电源电压监视器-CN201810279452.6有效
发明人：李林;王仕祯;车德亮;张永波;李娜 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2018-03-30 - 公布日： 2020-07-03 - 主分类号： G06F1/28 文献下载
摘要：本发明公开了一种电源电压监视器，电源电压监视器的结构由配置模块、开关及可靠性模块、监测电压选择模块、带隙基准及偏置电路、迟滞比较器、延迟单元和复位输出使能逻辑组成，通过对配置模块中的八位控制寄存器配置，可选择14级电压门限值或外部电压值进行监测，当电源电压低于设定的门限值或外部监测电压低于大约1.2V时，可根据八位控制寄存器的配置仅产生低电压条件标志位或同时产生系统复位，从而保证了整个电路系统的正常稳定工作，该电源电压监视器结构简单、可靠、易于与其它功能部件配合，并且便于在芯片上实现。
一种电源电压监视器

[发明专利]一种片上定时器-CN201410841846.8有效
发明人：李林;车德亮;张奇荣 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2014-12-30 - 公布日： 2018-01-19 - 主分类号： G06F1/04 文献下载
摘要：一种片上定时器，包括计数器模块，捕获比较器模块，地址译码与读写逻辑，数据总线输入输出逻辑和中断寄存器与中断控制逻辑，其中计数器模块具有停止模式、增计数模式、连续计数模式、增减计数模式四种工作模式和三种计数时钟源可供选择，在捕获比较器模块设计了三个捕获比较器，最多可同时对三路不同事件发生的时间及高低电平进行捕获，并可根据配置产生定时中断，定时脉冲及输出八种模式的PWM信号，没有软件带来的误差，同时本发明定时器结构简单，易于与其他功能部件配合，方便扩展，便于在芯片上实现，提高了微控制器外设工作的灵活性。
一种定时器

[发明专利]建筑伸缩缝防水结构-CN201510269927.X有效
发明人：汪铭清;铁柱;张迪;孙学涛;吴志刚;徐一;丁烈;吕烨;高恬;周在辉;车德亮;龚骥文;李旺龙;高振记 -专利权人：苏州金螳螂建筑装饰股份有限公司
申请日： 2015-05-25 - 公布日： 2017-06-30 - 主分类号： E04B1/684 文献下载
摘要：本发明公开了一种建筑伸缩缝防水结构，包括弹性垫，其固定安装于伸缩缝上；第一防水构件，其具有第一排水槽和U形的第一连接部；第二防水构件，其具有第二排水槽和呈U形的第二连接部，该第二防水构件的结构与第一防水构件的结构相对称，第一防水构件与第二防水构件通过第一连接部和第二连接部相扣接并固定安装于弹性垫上；该第一连接部和第二连接部相扣接后，其之间具有预留的间隙。本发明可以有效地解决防水老化、收缩、开裂、基础沉降系数不一致等因素所导致的渗漏问题，解决卫生间等建筑空间内伸缩缝防渗漏这一技术难题，从而可以有效地避免后期漏水及维修不便等一系列问题，有效降低后期维护维修费用，保证施工防水质量。
建筑伸缩缝防水结构

[实用新型]建筑伸缩缝防水结构-CN201520342776.1有效
发明人：汪铭清;铁柱;张迪;孙学涛;吴志刚;徐一;丁烈;吕烨;高恬;周在辉;车德亮;龚骥文;李旺龙;高振记 -专利权人：苏州金螳螂建筑装饰股份有限公司
申请日： 2015-05-25 - 公布日： 2015-09-23 - 主分类号： E04B1/684 文献下载
摘要：本实用新型公开了一种建筑伸缩缝防水结构，包括：弹性垫，其固定安装于伸缩缝上；第一防水构件，其具有第一排水槽和U形的第一连接部；第二防水构件，其具有第二排水槽和呈U形的第二连接部，该第二防水构件的结构与第一防水构件的结构相对称，第一防水构件与第二防水构件通过第一连接部和第二连接部相扣接并固定安装于弹性垫上；该第一连接部和第二连接部相扣接后，其之间具有预留的间隙。本实用新型可以有效地解决防水老化、收缩、开裂、基础沉降系数不一致等因素所导致的渗漏问题，解决卫生间等建筑空间内伸缩缝防渗漏这一技术难题，从而可以有效地避免后期漏水及维修不便等一系列问题，有效降低后期维护维修费用，保证施工防水质量。
建筑伸缩缝防水结构

[发明专利]一种脉冲寄存器的实现结构-CN201010137957.2有效
发明人： 车德亮 -专利权人：北京时代民芯科技有限公司;中国航天科技集团公司第九研究院第七七二研究所
申请日： 2010-03-30 - 公布日： 2010-10-20 - 主分类号： G11C19/28 文献下载
摘要：本发明公开了一种脉冲寄存器的实现结构，主要由14个PMOS管和16个NMOS管组成，当时钟信号CLK出现上升沿时触发寄存输入信号D，使能信号EN高有效，当使能信号EN为高时，寄存器输出根据寄存输入信号D正常动作，当使能信号EN为低时，寄存器输出恒定为Q＝0，QN＝1。由本发明实现的寄存器可消除时钟重叠时寄存器的误动作，动作状态可控、稳定，应用系统的可靠性高；本发明在实现时，晶体管的尺寸比例要求不高，便于跨工艺平台实现，增加了应用的广泛性；本发明实现的寄存器减少了应用系统中时钟的负载，同时各路径均有使能控制，数据的输入、锁存输入、反馈输入均采用CMOS对称方式，可有效降低应用系统的动态与静态功耗。
一种脉冲寄存器实现结构

[发明专利]一种混合数制加法器-CN200910235718.8有效
发明人： 车德亮;张奇荣 -专利权人：北京时代民芯科技有限公司;中国航天科技集团公司第九研究院第七七二研究所
申请日： 2009-10-22 - 公布日： 2010-05-19 - 主分类号： G06F7/50 文献下载
摘要：一种混合数制加法器主要由多个四位混合加法器单元构成，每个混合加法器单元包括一个输入数据选通器、一个操作数a数据锁存控制器、一个操作数b数据锁存控制器、一个四位加法器、一个数制进位合成器、一个数值溢出判断器、一个数制规格化器和一个混合数制四位运算结果选通器。本发明可实现单拍的二进制运算和三拍的BCD码表示的十进制数运算，采用硬件方法可实现不同数制的运算，避免了软件数制转换，提高了混合数制的运算效率，该混合数制加法器计算位数可根据计算需求进行灵活的扩展，该加法器结构简单，面积小，功耗低，便于在芯片上实现，实用性强。
一种混合数制加法器

[发明专利]一种外部存储器接口-CN200710176530.1有效
发明人： 车德亮;赵宁 -专利权人：北京时代民芯科技有限公司;中国航天时代电子公司第七七二研究所
申请日： 2007-10-30 - 公布日： 2008-07-16 - 主分类号： G06F13/28 文献下载
摘要：一种外部存储器接口由控制单元、地址输出通道、读写和片选单元、数据输入通道和数据输出通道组成，其中在控制单元中设计了三个32位的地址映射寄存器，使得32位数字信号处理器具备了与多位宽外部存储器进行交互的能力，该接口可同时对8位、16位和32位的外部存储器进行存取操作，从而提高了32位数字信号处理器的扩展性和工作灵活性，同时该接口结构简单、易于控制和小型化，便于在芯片上实现。
一种外部存储器接口

1
2
下一页»
尾页
共 19 条