“赵智家”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]一种具有P型埋层的双沟道增强型GaN HEMT器件-CN202311063697.2在审
发明人：罗小蓉;骆成涛;杨铖;魏雨夕;赵智家;薛刚;邱金朋;沈竞宇;魏杰 -专利权人：电子科技大学;华润微电子（重庆）有限公司
申请日： 2023-08-22 - 公布日： 2023-10-20 - 主分类号： H01L29/10 文献下载
摘要：本发明属于功率半导体技术领域，涉及一种具有P型埋层的双沟道增强型GaN HEMT器件。该结构具有两层沟道2DEG，因而可显著降低器件的导通电阻，提高器件的饱和输出电流。其特征是：与源极电位短接的p‑GaN埋层对下层沟道中的2DEG有辅助耗尽作用，结合MIS栅或p‑GaN栅对栅极下方2DEG有耗尽作用，二者共同实现器件增强型；器件正向阻断时，p‑GaN埋层有利于扩展耗尽区宽度，降低了栅极边缘的电场峰值，同时p‑GaN埋层作为阻挡层减小了源、漏电极间通过缓冲层的泄漏电流，二者共同提高器件的击穿电压。
一种具有型埋层沟道增强 gan hemt 器件

[发明专利]一种具有抗ESD功能的GaN HEMT器件-CN202311076967.3在审
发明人：张鹏飞;赵智家;罗小蓉;谢欣桐;魏杰 -专利权人：电子科技大学
申请日： 2023-08-24 - 公布日： 2023-10-13 - 主分类号： H01L29/778 文献下载
摘要：本发明属于功率半导体技术领域，具体是涉及一种具有抗ESD功能的GaN HEMT器件。基于GaN HEMT与级联二极管具有高阈值、高耐压的特点，当GaN HEMT器件栅极施加电压达到ESD触发电压时，串联二极管导通形成静电泄放通道，使功率器件栅极电压不再上升，从而保护功率器件栅极不被高压击穿。本发明可有效提高器件抗ESD电压等级，增强器件鲁棒性，提升器件可靠性。栅源ESD静电泄放路径的级联二极管与GaN HEMT相同工艺步骤，易于实现集成。
一种具有 esd 功能 gan hemt 器件

[发明专利]一种具有集成续流二极管的双异质结GaN HEMT器件-CN202110879952.5有效
发明人：罗小蓉;贾艳江;孙涛;张成;邓思宇;魏杰;廖德尊;郗路凡;赵智家 -专利权人：电子科技大学
申请日： 2021-08-02 - 公布日： 2023-04-25 - 主分类号： H01L29/778 文献下载
摘要：本发明属于功率半导体技术领域，涉及一种具有集成续流二极管的双异质结GaN HEMT器件。通过嵌入具有极化结的肖特基势垒二极管(SBD)进行反向续流，与外部反向并联续流二极管的器件相比，该结构在降低器件反向导通压降和寄生效应的同时，显著减小了整个器件的面积；在正向阻断状态，AlGaN/GaN HEMT两个异质界面处留下带有正/负电性的固定极化电荷削弱电场尖峰，改善电场集中效应，调制器件漂移区电场，实现漂移区电场近似矩形的分布，提高器件击穿电压；在器件导通状态，利用二维电子气(2DEG)传输电流，降低导通电阻。
一种具有集成二极管双异质结 gan hemt 器件

[发明专利]一种集成续流沟道二极管的垂直GaN MOSFET-CN202210078228.7有效
发明人：魏杰;廖德尊;张成;邓思宇;贾艳江;孙涛;郗路凡;赵智家;罗小蓉 -专利权人：电子科技大学
申请日： 2022-01-24 - 公布日： 2023-04-25 - 主分类号： H01L29/06 文献下载
摘要：本发明属于功率半导体技术领域，涉及一种集成续流沟道二极管的垂直GaN MOSFET。本发明主要特征在于：MOSFET源极与漏极分别同时作为续流二极管的阳极与阴极，源极槽与P型GaN阻挡层之间的漂移区作为续流二极管的沟道；相比于传统MOSFET，集成续流沟道二极管具有更低的反向续流开启电压、更小的反向导通损耗及更优良的反向恢复特性；相比于集成肖特基二极管，集成的续流沟道二极管具有更低的泄漏电流、更好的温度特性以及更高的击穿电压；正向阻断时，P型GaN埋层结构有效降低了栅极与源极凹槽附近的电场尖峰，因此本发明具有更高的击穿电压，相较于并联二极管实现续流的方案，有利于减小器件面积和寄生参数以及降低正向传导与反向传导时的导通电阻。
一种集成沟道二极管垂直 gan mosfet

[发明专利]一种集成肖特基管的GaN功率器件-CN202110907784.6有效
发明人：罗小蓉;贾艳江;张成;邓思宇;孙涛;杨可萌;魏杰;廖德尊;郗路凡;赵智家 -专利权人：电子科技大学
申请日： 2021-08-09 - 公布日： 2023-04-25 - 主分类号： H01L29/778 文献下载
摘要：本发明属于功率半导体技术领域，涉及一种集成肖特基管的GaN功率器件。在正向导通时，集成肖特基管处于关断状态；在反向续流时，集成肖特基管导通，具有低的导通压降及快的反向恢复特性，同时减少了器件面积；P型GaN栅极耗尽栅下二维电子气，结合具有孔隙的P型高掺杂GaN阻挡层，实现增强型垂直器件；P型高掺杂GaN阻挡层调制电场分布，实现高耐压；三栅结构可以提供更强的栅控能力，提高器件开关速度。
一种集成肖特基管 gan 功率器件

[发明专利]一种双异质结GaN RC-HEMT器件-CN202210377549.7有效
发明人：魏杰;贾艳江;孙涛;郗路凡;邓思宇;赵智家;张成;廖德尊;罗小蓉 -专利权人：电子科技大学
申请日： 2022-04-12 - 公布日： 2023-04-25 - 主分类号： H01L29/778 文献下载
摘要：本发明属于功率半导体技术领域，涉及一种双异质结GaN RC‑HEMT器件。本发明的主要特征在于：在HEMT栅极结构和漏极之间的势垒层(4)表面有顶部GaN层(9)，GaN沟道层(3)、势垒层(4)和顶部GaN层(9)形成双异质结，且在所述栅极结构与顶部GaN层(9)之间的势垒层(4)之上集成了肖特基续流二极管结构，用于HEMT器件反向续流。RC‑HEMT反向续流时，集成肖特基二极管借助2DEG形成电流路径，续流压降低；RC‑HEMT正向导通时，集成肖特基势垒二极管(SBD)处于关断状态，利用二维电子气(2DEG)传输电流，具有较低的导通电阻；RC‑HEMT正向阻断时，GaN沟道层(3)/势垒层(4)和势垒层(4)/顶部GaN层(9)形成极化结改善电场集中效应，调制器件漂移区电场，提高器件击穿电压。
一种双异质结 gan rc hemt 器件

[发明专利]一种基于GaN双异质结的单片集成芯片-CN202210384942.9有效
发明人：罗小蓉;贾艳江;孙涛;郗路凡;邓思宇;张成;廖德尊;赵智家;魏杰 -专利权人：电子科技大学
申请日： 2022-04-13 - 公布日： 2023-04-25 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了基于GaN双异质结外延片的功率器件与CMOS逻辑电路的集成芯片，包含增强型的p‑MOS和n‑MOS、耗尽型n‑MOS、具有极化结的增强型功率HEMT和功率SBD、电阻、pn结电容，其中增强型p‑MOS和n‑MOS构成CMOS反相器。本发明主要特征在于：通过基于GaN双异质结外延片的上述器件实现全GaN CMOS逻辑电路和功率器件的单片集成，减小了寄生效应，提高了芯片集成度和功率密度；本发明提出的GaN双异质结外延片结构，在GaN沟道层(3)/势垒层(4)和势垒层(4)/顶部GaN层(5)异质界面分别引入二维电子气(2DEG)和二维空穴气(2DHG)，通过选择性保留2DHG实现低阻p‑MOS；双异质结引入的极化结用于增强型功率HEMT和功率SBD，器件阻断状态下，极化结改善电场集中效应，提高功率器件的击穿电压。
一种基于 gan 双异质结单片集成芯片

[发明专利]一种采用选择性外延工艺的GaN HEMT器件的制造方法-CN202211402574.2在审
发明人：罗小蓉;赵智家;魏杰;谢欣桐;孙涛;邓思宇;贾艳江;薛刚 -专利权人：电子科技大学
申请日： 2022-11-10 - 公布日： 2023-03-21 - 主分类号： H01L21/335 文献下载
摘要：本发明属于功率半导体技术领域，涉及一种采用选择性外延工艺的GaN HEMT器件的制造方法。该制造方法中，先在Uid‑GaN层上外延介质并结合光刻、刻蚀工艺形成介质硬掩膜，在此结构上选择性外延生长P‑GaN层和P++‑GaN层，不仅实现了P‑GaN栅结构，而且为B电极欧姆接触的形成提供了条件，最后实现具有极化结的增强型器件。相较于利用部分或全部刻蚀P‑GaN层来实现极化结和增强型的技术，本发明采用选择性外延工艺，避免了刻蚀工艺引入的晶格损伤，降低界面态密度，减少了其对2DEG迁移率的影响。
一种采用选择性外延工艺 gan hemt 器件制造方法

[发明专利]一种采用选择性外延工艺的GaN CMOS反相器的制造方法-CN202211402622.8在审
发明人：薛刚;魏杰;赵智家;谢欣桐;孙涛;贾艳江;邓思宇;罗小蓉 -专利权人：电子科技大学
申请日： 2022-11-10 - 公布日： 2023-03-14 - 主分类号： H01L21/8238 文献下载
摘要：本发明属于功率半导体技术领域，具体涉及一种采用选择性外延工艺的GaN CMOS反相器的制造方法。该制造方法中，先在GaN帽层上外延介质并结合光刻、刻蚀工艺形成介质硬掩膜，在此结构上选择性外延生长p‑GaN层与SiNx钝化层，最后去除介质硬掩模，完成P‑FET与N‑FET的源漏欧姆接触后再淀积介质形成增强型P‑FET的凹槽型MIS栅极，同时选择性外延生长的p‑GaN层也作为N‑FET的p‑GaN栅而实现增强型，最后经过N‑FET与P‑FET之间电极的金属互联后形成GaN CMOS反相器。相较于利用部分或全部刻蚀p‑GaN层来实现增强型技术，本发明减少了因刻蚀p‑GaN层引入的晶格损伤，提升界面的质量并减少沟道电子和空穴迁移率降低，且无需控制刻蚀的精度。
一种采用选择性外延工艺 gan cmos 反相器制造方法

[发明专利]一种采用选择性外延工艺的GaN P-FET器件的制造方法-CN202211407488.0在审
发明人：罗小蓉;谢欣桐;赵智家;薛刚;孙涛;魏杰;邓思宇;贾艳江 -专利权人：电子科技大学
申请日： 2022-11-10 - 公布日： 2022-12-30 - 主分类号： H01L21/335 文献下载
摘要：本发明属于功率半导体技术领域，涉及一种采用选择性外延工艺的GaN P‑FET器件的制造方法。该制造方法中，先在GaN帽层上淀积介质并通过刻蚀形成硬掩膜，定义栅的位置，再通过金属有机化学气相淀积(MOCVD)依次生长P‑GaN层与SiNx钝化层，接着在两端形成欧姆接触的源极和漏极，之后去除硬掩膜，在此处制作凹槽型的栅极，最终实现了增强型GaN P‑FET。相较于利用部分或全部刻蚀栅极下方的P‑GaN层来实现增强型P‑FET的凹槽栅技术，本发明降低了因刻蚀P‑GaN层引入的晶格损伤，提升了栅极界面的质量并防止沟道空穴迁移率降低，且无需控制凹槽刻蚀的精度。
一种采用选择性外延工艺 gan fet 器件制造方法

[发明专利]一种具有渐变掺杂阶梯氟离子终端的GaN HEMT器件的制造方法-CN202210829590.3在审
发明人：魏杰;赵智家;邓思宇;杨可萌;郗路凡;孙涛;廖德尊;张成;贾艳江;罗小蓉 -专利权人：电子科技大学
申请日： 2022-07-15 - 公布日： 2022-09-13 - 主分类号： H01L29/06 文献下载
摘要：本发明属于功率半导体技术领域，涉及一种具有渐变掺杂阶梯氟离子终端的GaN HEMT器件的制造方法。该制造方法中，先采用光刻工艺，形成宽度依次变小的窗口，之后通过宽度依次变小的窗口一次性干法刻蚀实现深度依次变浅的阶梯槽，最后进行一次性氟离子注入，形成渐变掺杂阶梯氟离子终端。该终端能更好地优化表面电场，提升器件耐压，并且该制造方法通过一次性氟离子注入形成栅下氟离子区和渐变掺杂阶梯氟离子终端，同时实现了增强型和提高器件耐压，降低工艺的难度。另外，该制造方法中氟离子注入到钝化层中而非直接注入到势垒层AlGaN中，可减小对二维电子气迁移率的影响，抑制动态电阻增加和电流崩塌效应，改善器件正向导通和动态特性。
一种具有渐变掺杂阶梯离子终端 gan hemt 器件制造方法

[发明专利]一种具有渐变掺杂阶梯氟离子终端的GaN HEMT器件-CN202210829743.4在审
发明人：魏杰;赵智家;彭小松;杨可萌;孙涛;郗路凡;邓思宇;廖德尊;张成;贾艳江;罗小蓉 -专利权人：电子科技大学
申请日： 2022-07-15 - 公布日： 2022-09-13 - 主分类号： H01L29/06 文献下载
摘要：本发明属于功率半导体技术领域，涉及一种具有渐变掺杂阶梯氟离子终端的GaN HEMT器件。利用干法刻蚀的负载效应形成沿源极到漏极随窗口宽度依次变小因而深度依次变浅的阶梯槽，并且引入经一次性氟离子注入实现的栅下氟离子区和渐变掺杂阶梯氟离子终端，同时实现增强型和高耐压。渐变掺杂阶梯氟离子终端能有效降低栅极附近的电场尖峰，并在靠近漏极的终端末端引入新的电场尖峰，优化漂移区表面电场分布，提高器件耐压。同时相较于在势垒层中注入氟离子的终端结构，在介质钝化层里注入氟离子能减小对二维电子气迁移率的影响，从而改善器件正向导通和动态特性。
一种具有渐变掺杂阶梯离子终端 gan hemt 器件

1
共 12 条