“赤荻隆男”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]用于非易失性存储装置的错误纠正的控制验证操作的方法及非易失性存储装置-CN202010440621.7在审
发明人：陈伯苓;赤荻隆男;杨宇国 -专利权人：晶豪科技股份有限公司
申请日： 2020-05-21 - 公布日： 2021-11-26 - 主分类号： G11C29/10 文献下载
摘要：本发明提供一种用于非易失性存储装置的错误纠正的控制验证操作的方法，所述方法包括以下内容；用于所述非易失性存储装置的错误纠正的容错位值被设定为第一数值，以依据所述容错位值控制多个验证操作。在所述非易失性存储装置的至少一部分被编制特定次数后，所述容错位值从所述第一数值更新为第二数值，以依据所述容错位值控制所述多个验证操作，其中，所述第二数值大于所述第一数值且小于或等于容错位阈值。所述方法可以在所述非易失性存储装置的至少一部分被编制且被验证期间而被执行。
用于非易失性存储装置错误纠正控制验证操作方法

[发明专利]配置在存储库及扇区内且与解码器相关联的存储器阵列-CN201410409924.7有效
发明人： 赤荻隆男 -专利权人：斯班逊有限公司
申请日： 2006-10-06 - 公布日： 2015-01-21 - 主分类号： G11C8/12 文献下载
摘要：一种配置在存储库及扇区内且与解码器相关联的存储器阵列。存储器阵列(150)，包括多个记忆库(memory bank)(B)，各记忆库具有多个扇区(sector)(S)及多个扇区解码器，各扇区解码器操作地与扇区(S)相关联。第一多条线提供第一信号，而第二多条线提供第二信号。第一解码器器件操作地与该第一多条线相关联，用于接收该第一信号及用于通过第一单一线提供第一位址信号给记忆库(B)的扇区解码器。第二解码器器件操作地与该第二多条线相关联，用于接收该第二信号及用于通过第二单一线提供第二位址信号给记忆库(B)的扇区解码器。
配置存储区内解码器相关存储器阵列

[发明专利]非挥发性存储装置中的毁损位线地址的取得方法-CN201210397321.0有效
发明人： 赤荻隆男;陈敦仁 -专利权人：宜扬科技股份有限公司
申请日： 2012-10-18 - 公布日： 2014-05-07 - 主分类号： G11C29/12 文献下载
摘要：本发明揭露一种非挥发性存储装置中的毁损位线地址的取得方法，非挥发性存储装置包含有一存储胞元数组及横跨所述存储胞元数组的多个字元线，每一所述多个位线具有第一端及第二端，所述多个位线被区分为第一群组及第二群组，藉一检测方法是将电源电压(充电)或接地电压(放电)施予特定群组的位线，利用毁损位线无法被正常充放电的特征分两个检测阶段(开路及短路检测)来检测所述多个位线，进而可通过页面缓冲电路中的记载每一位线是否毁损的状态数据的依序读取来取得毁损位线的地址数据，而无须额外的计算程序来估算毁损位线的地址。
挥发性存储装置中的毁损地址取得方法

[发明专利]区域字元线驱动器及其闪存数组装置-CN201110039640.X有效
发明人： 赤荻隆男 -专利权人：宜扬科技股份有限公司
申请日： 2011-02-17 - 公布日： 2012-08-22 - 主分类号： G11C16/24 文献下载
摘要：本发明公开了一种反或型闪存的区域字符线驱动器及其闪存数组装置。该区域字符线驱动器系用于驱动内存数组中一区段内的一区域字符线，该区域字符线驱动器具有的晶体管数量系为两个，系由串联的一第一晶体管及一第二晶体管组成，该第一及第二晶体管皆为NMOS晶体管。藉此可减少区域字符线驱动器于电路上占用的面积、缩小芯片尺寸，或者是节省更多的面积来供内存单元使用。
区域字元驱动器及其闪存数组装置

[发明专利]具有高电压摆动的感测放大器-CN201110358517.4有效
发明人： 赤荻隆男;S·沃德瓦;M·阿赫特;B·文卡特史 -专利权人：斯班逊有限公司
申请日： 2005-12-20 - 公布日： 2012-03-28 - 主分类号： G11C7/06 文献下载
摘要：一种具有高电压摆动的感测放大器，用于产生参考输出电压的参考电压产生器；以及用于产生核心输出电压的核心输出电压产生器，该核心输出电压产生器包含：多个放大器晶体管，各个放大器晶体管是传导部分通过电流传导装置的核心电流；其中，于该放大器晶体管中所选择的其中一个晶体管的栅极具有在其上产生的该核心输出电压。此组件的晶体管的尺寸及/或连接结构导致高电压摆动(swing)以及因而导致该感测放大器的高灵敏度。
具有电压摆动放大器

[发明专利]闪存的丛发装置-CN200810135828.2有效
发明人： 赤荻隆男;李·克莱凡地;凯德拉·纽元 -专利权人：斯班逊有限公司
申请日： 2001-05-21 - 公布日： 2009-01-14 - 主分类号： G11C7/10 文献下载
摘要：本发明说明一种丛发模式装置用以提供丛发模式存取在闪存中的多个数据字符。该丛发模式装置包含第一电路(216，220)、连接至该第一电路(216，220)的控制电路(210)与藉由控制电路(210)而选择性连接至该第一电路(216，220)的数据缓冲器(236，238)。该第一电路(216，220)存取多个数据字符，而开始于第一数据字符与第二数据字符的起始存取。该控制电路(210)产生含有脉冲及第二信号的时序信号。当完成该第一数据字符与该第二数据字符的起始存取时，则产生第二信号。该第一电路(216，220)随着该初始存取而进行该多个数据字符的后继存取以响应该第二信号与该时序信号。数据缓冲器具有输出端并于输出端产生该第一数据字符且于输出端以每一个依随起始时间周期的时序信号的连续脉冲来连续产生该第二数据字符与后继的数据字符。
闪存装置

[发明专利]配置在存储库及扇区内且与解码器相关联的存储器阵列-CN200680040776.X无效
发明人： 赤荻隆男 -专利权人：斯班逊有限公司
申请日： 2006-10-06 - 公布日： 2008-11-05 - 主分类号： G11C8/12 文献下载
摘要：一种存储器阵列(150)，包括多个记忆库(memory bank)(B)，各记忆库具有多个扇区(sector)(S)及多个扇区解码器，各扇区解码器操作地与扇区(S)相关联。第一多条线提供第一信号，而第二多条线提供第二信号。第一解码器器件操作地与该第一多条线相关联，用于接收该第一信号及用于通过第一单一线提供第一位址信号给记忆库(B)的扇区解码器。第二解码器器件操作地与该第二多条线相关联，用于接收该第二信号及用于通过第二单一线提供第二位址信号给记忆库(B)的扇区解码器。
配置存储区内解码器相关存储器阵列

[发明专利]内存装置使用的译码器-CN200680007399.X有效
发明人： 赤荻隆男 -专利权人：斯班逊有限公司
申请日： 2006-03-07 - 公布日： 2008-03-05 - 主分类号： G11C8/08 文献下载
摘要：一种内存装置(memory device)用的译码器(106B)，其含有多个驱动装置(212)，当内存装置开启时，每一驱动装置对内存装置的各自线路(line)施加各自线电压(line voltage)。此译码器亦含有控制装置(220)，该控制装置连结至该多个驱动装置于公共节点(216)，用以产生电压来控制这些驱动装置的开启或关闭。而且，连结至该公共节点的电容器(222)增加于该公共节点的电压从初始升压电压(boost voltage)至最终升压电压。因此，内存装置的线路以最小的面积及最低的接线复杂度(wiring complexity)驱动至升压电压。
内存装置使用译码器

[发明专利]具有高电压摆动的感测放大器-CN200580044916.6有效
发明人： 赤荻隆男;S·沃德瓦;M·阿赫特;B·文卡特史 -专利权人：斯班逊有限公司
申请日： 2005-12-20 - 公布日： 2007-12-12 - 主分类号： G11C7/06 文献下载
摘要：一种感测放大器，包含用于产生参考输出电压的参考电压产生器以及用于产生核心输出电压的核心输出电压产生器。该核心输出电压产生器包含核心前端阶段以及核心后端阶段或包含多个放大器晶体管，各个放大器晶体管是传导部分的通过例如核心单元(core cell)的电流传导装置的核心电流。此组件之晶体管的尺寸及/或连接结构导致高电压摆动(swing)以及因而导致该感测放大器的高灵敏度。
具有电压摆动放大器

[发明专利]产生感测信号的半导体装置及方法-CN200480044077.3有效
发明人：中井努;赤荻隆男;黑崎一秀 -专利权人：斯班逊有限公司;斯班逊日本有限公司
申请日： 2004-07-30 - 公布日： 2007-08-29 - 主分类号： G11C16/28 文献下载
摘要：一种半导体装置，包含有：第一串叠电路，包含有放大流经参考单元的数据线的参考电流的第一电流镜，以及通过该参考电流产生第一电位的第二电流镜；以及第二串叠电路，包含有放大流经核心单元的数据线的核心单元电流的第三电流镜，以及接收来自上述第二电流镜的参考电流以作为栅极电压，并根据该核心单元电流与该参考电流间的差值产生第二电位的晶体管。由于第二电位由核心单元电流与参考单元电流间的差值所产生，故可在电源电位与接地电位的全区域内产生第二电位。能有效地使用电源电压振幅的范围。亦可感测微弱的电流界限。
产生信号半导体装置方法

[发明专利]闪存中的字线译码结构-CN01814914.6有效
发明人： 赤荻隆男;A·爱利－塞马;尤·金;L·克利兰;金连·林;肯卓·古颜;B·T·郑 -专利权人：先进微装置公司;富士通株式会社
申请日： 2001-07-31 - 公布日： 2003-10-15 - 主分类号： G11C8/08 文献下载
摘要：本文说明了一种含有字线译码与选择结构的闪存(100)。该闪存包括存储单元的第1区段(202、204)与第2区段(206、208)，第1局部驱动电路(201、212)与第2局部驱动电路(214、216)，第1译码电路(218)、第2译码电路(222、224)与第3译码电路(226、228)和驱动电路(220)。译码电路(218)的第1边驱动第1选定多个的局部驱动电路(210、212)，而译码电路(218)的第2边则驱动第2选定多个的局部驱动电路(214、216)。第2译码电路(222、224)耦合到第1局部驱动电路(210、212)。第3译码电路(226、228)耦合到第2局部驱动电路(214、216)，并提供第2升压电压到第2选定字线。驱动电路(220)提供升压电压到第1、第2及第3译码电路(218、22、224、226、228)与第1及第2局部驱动电路(210、212、214、216)。
闪存中的译码结构

[发明专利]闪存的丛发装置-CN01810500.9有效
发明人： 赤荻隆男;李·克莱凡地;凯德拉·纽元 -专利权人：先进微装置公司;富士通株式会社
申请日： 2001-05-21 - 公布日： 2003-10-08 - 主分类号： G11C7/10 文献下载
摘要：本发明说明一种丛发模式装置用以提供丛发模式存取在闪存中的多个数据字符。该丛发模式装置包含第一电路(216，220)、连接至该第一电路(216，220)的控制电路(210)与藉由控制电路(210)而选择性连接至该第一电路(216，220)的数据缓冲器(236，238)。该第一电路(216，220)存取多个数据字符，而开始于第一数据字符与第二数据字符的起始存取。该控制电路(210)产生含有脉冲及第二信号的时序信号。当完成该第一数据字符与该第二数据字符的起始存取时，则产生第二信号。该第一电路(216，220)随着该初始存取而进行该多个数据字符的后继存取以响应该第二信号与该时序信号。数据缓冲器具有输出端并于输出端产生该第一数据字符且于输出端以每一个依随起始时间周期的时序信号的连续脉冲来连续产生该第二数据字符与后继的数据字符。该后继数据字符对应至该多个数据字符的后继存取。
闪存装置

[发明专利]结合基于输出的冗余的猝发读取-CN01813382.7有效
发明人： A·艾尔－夏马;赤荻隆男 -专利权人：先进微装置公司;富士通株式会社
申请日： 2001-07-17 - 公布日： 2003-09-24 - 主分类号： G06F11/20 文献下载
摘要：一种用于完成闪存中冗余读取的装置。此装置包含正常存储单元(410)的阵列与冗余存储单元(412)的阵列。一些正常存储单元可具有缺陷地址。正常检测放大器(420)将于其存取的地址读取正常存储单元，而冗余检测放大器(422)将读取冗余存储单元。CAM的第一阵列(432)将储存缺陷存储单元的缺陷地址，而CAM的第二阵列(432)将储存缺陷存储单元的输入/输出指示符。解码电路(460)将解码缺陷与非缺陷存储单元的输入/输出指示符。一个多位多路复用器级(490)将输出正常存储单元(410)的内容，或在地址为缺陷时，输出冗余存储单元(412)的内容。所述内容将加到对应于存储单元输入/输出指示符的多路复用器的输出上。
结合基于输出冗余猝发读取

[发明专利]闪存的多库同时操作-CN01806325.X有效
发明人： 赤荻隆男;肯瑞亚·奴燕;李·爱德华·克来芬地 -专利权人：先进微装置公司;富士通株式会社
申请日： 2001-03-12 - 公布日： 2003-05-21 - 主分类号： G11C16/08 文献下载
摘要：本发明提供一种用于多库(或N个库)同时操作闪存的地址缓冲器和译码装置。在对N个库其中一库进行读取操作的期间，可仅对其他N－1个库的任何一库进行写入操作。在对N个库其中一库进行写入操作的期间，可仅对其他N－1个库的任何一库进行读取操作。地址缓冲器和译码装置包含有控制逻辑电路(218)、位于N个库的每一个库中的地址选择电路、和地址缓冲电路(220)。控制逻辑电路(218)用于产生N个读取选择信号以便从N个库中选择一个库进行读取操作及N个写入选择信号以便从N个库中选择另一个库进行写入操作。将各地址选择电路建构成从控制逻辑电路(218)的N个读取选择信号的个别其中之一和N个写入选择信号的个别其中之一接收。地址缓冲电路(220)用于同时提供写入地址和读取地址以便存取核心内存单元。各写入和读取地址的第一部分是提供给控制逻辑电路(218)以便产生个别的N个读取选择信号和N个写入选择信号。各写入和读取地址的个别第二部分是提供给个别的地址选择电路。
闪存同时操作

[发明专利]闪存读取模式用的字线驱动器-CN01805509.5有效
发明人：山田重和;赤荻隆男;柯林·S·比尔 -专利权人：先进微装置公司;富士通株式会社
申请日： 2001-02-07 - 公布日： 2003-03-19 - 主分类号： G11C16/08 文献下载
摘要：本发明提出一种字线电压调节方法及系统，此方法及系统提供一预定的电压作为在读取模式期间提供予多个字线(18)的字线电压。调节电源电压(Vcc)，且由字线驱动器电路(16)补偿温度以提供大小比电源电压(Vcc)还要小的预定电压。当激活读取操作时，由动作电路(12)动作字线驱动器电路(16)。在电源电压(Vcc)变动及由字线驱动器电路(16)供应的处理负载变动期间，字线驱动器电路(16)维持该预定的电压。
闪存读取模式驱动器

1
2
下一页»
尾页
共 16 条