“许超奇”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]沟槽型DMOS器件及其制备方法-CN202111679671.1在审
发明人： 许超奇;陈淑娴;林峰;李春旭 -专利权人：无锡华润上华科技有限公司
申请日： 2021-12-31 - 公布日： 2023-07-11 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种沟槽型DMOS器件及其制备方法，该沟槽型DMOS器件包括有设置于栅绝缘层内表面的扩展栅层，该扩展栅层包括第二导电类型的第一扩展栅区、第一导电类型的第二扩展栅区和第三扩展栅区，改善了沟槽型DMOS器件的耐压与比导通电阻的矛盾关系，使得沟槽型DMOS器件不仅具有高的耐压，还具有低的比导通电阻。并且该沟槽型DMOS器件为纵向耐压结构，减小了器件面积，从而减小了器件的导通电阻，同时，源极区和漏极区均可以从正面引出，可以兼容CMOS。
沟槽 dmos 器件及其制备方法

[发明专利]具有结型场板的DMOS器件及其制造方法-CN202111682019.5在审
发明人：林峰;许超奇;陈淑娴;李春旭;卢丽;刘斯扬;孙伟锋 -专利权人：无锡华润上华科技有限公司;东南大学
申请日： 2021-12-31 - 公布日： 2023-07-11 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种具有结型场板的DMOS器件及其制造方法，漏区在半导体基底的表面，源区在第一沟槽的底部的半导体基底中，栅极在第一沟槽的底部，由此实现了纵向耐压，可以缩小整个器件的尺寸，降低导通电阻，极大的优化了耐压和导通电阻的关系。结型场板使得降低表面电阻的效果得到了提升，同时DMOS器件中的沟槽深度可以减小，从而减小了器件的深宽比，进而提高了提升耐压档位的可行性。所述DMOS器件中的源区和漏区均在同一表面引出，从而可以兼容CMOS器件的制造工艺。第二掺杂多晶硅层包括导电类型不同的第一子掺杂层和第二子掺杂层，由此，在N型栅极的情况下，P型掺杂层也能够直接连接栅极电位，提高了结型场板的功效。
具有结型场板 dmos 器件及其制造方法

[发明专利]半导体器件及其制备方法-CN202111523100.9在审
发明人：张仪;许超奇;陈淑娴;林峰;马春霞;徐鹏龙 -专利权人：无锡华润上华科技有限公司
申请日： 2021-12-13 - 公布日： 2023-06-16 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件及其制备方法。其中，在半导体器件的制备方法中，通过同一掩模，利用自对准工艺分别形成源极和引出区，精简工艺。并且，源极叠置于引出区上。即，源极和引出区在垂直于衬底的方向上呈层叠结构，则引出区不影响源极的尺寸；同时，空穴可直接经体区进入引出区，无需绕过源极进入引出区，缩小的电流路径，降低导通电阻，避免寄生NPN的开启，提高器件性能。此外，本发明还利用导电插塞贯穿源极，与引出区相接触，实现同时引出源极和引出区。其中，源极的所在区域经非晶化处理，有利于导电插塞中粘附层的生长，使得电接触效果好。因此，本发明不仅实现源极和引出区的同时引出，还降低工艺难度和导通电阻，提高槽型MOS性能。
半导体器件及其制备方法

[发明专利]LDMOS集成器件的制作方法-CN202111467541.1在审
发明人： 许超奇;陈淑娴;马春霞;张仪;徐鹏龙;林峰;曹瑞彬 -专利权人：无锡华润上华科技有限公司
申请日： 2021-12-03 - 公布日： 2023-06-06 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供的LDMOS集成器件的制作方法中，提供的半导体基底具有NLDMOS区和PLDMOS区；接着，于半导体基底上形成NLDMOS区上的介质层和PLDMOS区上的介质层，于NLDMOS区上的介质层上和/或PLDMOS区上的介质层上形成应力材料层，NLDMOS区上的介质层的厚度大于所述PLDMOS区上的介质层的厚度；然后，执行热处理，以调整应力材料层的应力，提升器件的电子迁移率；再去除应力材料层。如此，能够提升NLDMOS器件和/或PLDMOS器件的电子迁移率，实现在同一工艺流程中同时制备高性能NLDMOS和高性能PLDMOS；而且，NLDMOS区上的介质层的厚度大于PLDMOS区上的介质层的厚度，即既能使NLDMOS区的Big contact下的介质层厚度满足其RESURF需求，又能使PLDMOS区的Big contact下的介质层厚度满足其RESURF需求，可以整体提升LDMOS集成器件的Big contact的RESURF能力。
ldmos 集成器件制作方法

[发明专利]自对准孔的制备方法及半导体器件-CN202111414021.4在审
发明人： 许超奇;陈淑娴;林峰;马春霞;张仪;朱文明 -专利权人：无锡华润上华科技有限公司
申请日： 2021-11-25 - 公布日： 2023-05-26 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种自对准孔的制备方法及半导体器件，所述半导体器件包括：沟槽侧壁栅极结构，包括形成于沟槽的侧壁底部的栅极，以及沟槽内覆盖所述栅极的绝缘材料；源极区，设于所述沟槽的下方；漏极区，设于所述沟槽的顶部两侧；其中，所述半导体器件还设有向下贯穿所述绝缘材料至所述源极区的源极接触孔，所述源极接触孔中填充导电材料从而与所述源极区电性连接，所述源极接触孔从所述沟槽两侧的所述栅极之间穿过，所述源极接触孔的侧壁形成有刻蚀阻挡层。本发明可以降低器件的Ron,sp。
对准制备方法半导体器件

[发明专利]集成MOS器件的制作方法-CN202111362753.3在审
发明人：徐鹏龙;许超奇;林峰;马春霞;陈淑娴;张仪 -专利权人：无锡华润上华科技有限公司
申请日： 2021-11-17 - 公布日： 2023-05-19 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供的集成MOS器件的制作方法中，基底的第一和第二MOS器件区上分别形成有第一和第二栅极结构，第一栅极结构的第一栅介质层的厚度小于第二栅极结构的第二栅介质层的厚度；基于图形化的第一掩膜层执行第一次掺杂处理，在第一栅极结构两侧的基底内形成具有第一导电类型的第一掺杂区，并在第二栅极结构两侧的基底内形成具有第一导电类型的第二掺杂区；继续基于第一掩膜层执行第二次掺杂处理，在第一栅极结构两侧的基底内形成具有第二导电类型的第三掺杂区，第三掺杂区位于第一掺杂区的上表层且延伸至第一栅导电层的下方。如此仅利用一个掩膜层即可形成第一掺杂区、第二掺杂区和第三掺杂区，有助于节省掩模版，降低制造成本。
集成 mos 器件制作方法

[发明专利]LDMOS器件及其制备方法-CN202110758264.3在审
发明人：冯冰;许超奇;张建栋;缪海生;贺腾飞 -专利权人：无锡华润上华科技有限公司
申请日： 2021-07-05 - 公布日： 2023-01-06 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种LDMOS器件及其制备方法，在金属硅化物阻挡层中，采用与氧化硅层具有较大的刻蚀选择比的氮氧化硅层作为LDMOS漂移区上方的悬停金属接触件的刻蚀阻挡层；具有高消光系数的氮氧化硅层能够显著降低H迁移对PMOS造成的影响；可不增加退火或紫外光照处理，直接利用流程中的较低温度的RTA热退火过程就能实现应力记忆及应力迁移，以增加NMOS的电子迁移速率；不用增加额外的光刻及腐蚀过程，可提升产品流通效率。
ldmos 器件及其制备方法

[发明专利]横向扩散金属氧化物半导体器件及其制造方法-CN201910706598.9有效
发明人：马春霞;林峰;许超奇;孙贵鹏 -专利权人：无锡华润上华科技有限公司
申请日： 2019-08-01 - 公布日： 2022-10-18 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法。该方法包括：获取表面开设有第一沟槽的衬底；形成隔离结构；在第一沟槽的两侧形成场极板介质结构，在衬底中形成漏极区，漏极区至少部分被场极板介质结构覆盖；在第一沟槽中部位置的衬底中形成源极区；在场极板介质结构的表面形成栅极，栅极沿场极板介质结构向下延伸至第二沟槽底部的衬底表面。场极板介质结构是通过刻蚀第一沟槽中的隔离结构而形成的，与传统的浅槽隔离工艺兼容，不增加额外的场极板形成步骤，器件导通时源漏电流路径沿着第一沟槽的底部，电流路径接近直线，有效缩短了器件导通时源极区和漏极区之间的电流路径，而且不存在电流拥挤问题，同时降低器件导通电阻。
横向扩散金属氧化物半导体器件及其制造方法

[发明专利]一种半导体器件及其制作方法-CN202011612640.X在审
发明人： 许超奇;林峰;陈淑娴;张文文 -专利权人：无锡华润上华科技有限公司
申请日： 2020-12-30 - 公布日： 2022-07-01 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种半导体器件及其制作方法，所述方法包括：在所述半导体衬底上形成掩膜结构，所述掩膜结构间形成第一开口和第二开口并露出所述半导体衬底；蚀刻所述半导体衬底，以在所述半导体衬底中形成第一凹槽和第二凹槽，所述第一凹槽和所述第二凹槽间的所述半导体衬底作为衬底引出区；去除部分所述掩膜结构，露出所述衬底引出区的上表面；进行离子注入，在所述第一凹槽的底部、所述第二凹槽的底部、所述衬底引出区的上表面、所述衬底引出区的侧表面形成彼此连续的离子掺杂区；在所述第一凹槽和所述第二凹槽内填充介质，得到双隔离槽。通过在半导体衬底中形成高掺杂浓度的离子掺杂区，避免了隔离结构中出现缝隙，实现了更好的隔离效果。
一种半导体器件及其制作方法

[发明专利]半导体结构及其制备方法-CN202011214352.9在审
发明人： 许超奇;陈淑娴;马春霞 -专利权人：无锡华润上华科技有限公司
申请日： 2020-11-04 - 公布日： 2022-05-06 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种半导体制备方法，包括：提供衬底；于衬底上形成阱区，于阱区内形成第一掺杂区，并于第一掺杂区表面形成第二掺杂区；刻蚀第二掺杂区所在衬底以形成引出区沟槽和窗口沟槽；于引出区沟槽的侧壁及底壁和窗口沟槽的侧壁上形成多晶材料层，多晶材料层填满引出区沟槽形成引出结构；刻蚀窗口沟槽的侧壁上的多晶材料层至指定深度以形成栅极多晶。多晶材料层只形成于窗口沟槽的侧壁上，无需在完整填充窗口沟槽后再将中心部位的多晶材料层去除，在本申请中，窗口沟槽内的多晶材料层在形成伊始就已经与最后形成的栅极多晶的厚度一致，对于多晶材料层的刻蚀改变的是多晶材料层的高度，彻底解决了多晶材料层的回刻问题。
半导体结构及其制备方法

[发明专利]沟槽侧壁栅极结构的沟槽填充方法-CN202010588442.8在审
发明人：冯冰;许超奇;张建栋;缪海生 -专利权人：无锡华润上华科技有限公司
申请日： 2020-06-24 - 公布日： 2021-12-24 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及一种沟槽侧壁栅极结构的沟槽填充方法，包括：获取形成有沟槽侧壁栅极结构的晶圆；通过等离子体对沟槽的顶部开口进行轰击，将开口处的绝缘材质部分去除，从而使顶部开口扩大形成上大下小的第一开口；通过HDPCVD工艺对沟槽进行封口，沟槽在所述封口结构下方形成空洞；用绝缘材质填充所述第一开口。本发明填充后在沟槽中形成有空洞，该空洞能够作为后续形成的接触孔的一部分，可以节约接触孔的刻蚀时间，并降低接触孔的刻蚀难度。且本发明能够将该空洞的高度控制在STI下方，能够避免后续工艺的酸液或腐蚀液将空洞上方的绝缘材质蚀穿而倒灌进空洞的现象。因此上述方法能够与CMOS流程兼容。
沟槽侧壁栅极结构填充方法

[发明专利]具有引出结构的沟槽侧壁栅极及其制造方法-CN202010477502.9在审
发明人： 许超奇;陈淑娴;罗泽煌;马春霞 -专利权人：无锡华润上华科技有限公司
申请日： 2020-05-29 - 公布日： 2021-12-03 - 主分类号： H01L21/8234 文献下载
摘要：本发明涉及一种具有引出结构的沟槽侧壁栅极及其制造方法，所述方法包括：在基底上刻蚀形成第一、第二沟槽；向第一、第二沟槽内填充栅极材料；在基底上形成露出第一沟槽、且部分露出第二沟槽的刻蚀阻挡层；刻蚀第一沟槽中的栅极材料；去除刻蚀阻挡层后进行化学气相淀积，形成覆盖第一、第二沟槽的硅氧化物；通过普刻将第一沟槽中的栅极材料上的硅氧化物去除；以第一沟槽的侧壁留存的硅氧化物为阻挡层刻蚀第一沟槽中的栅极材料，在第一沟槽的底部侧壁形成沟槽侧壁栅极，与沟槽侧壁栅极连通为一体的第二沟槽内的栅极材料作为栅极引出结构。本发明第二沟槽中的栅极材料顶部可以停留在基底表面，可通过常规通孔工艺将栅极材料引出形成对栅极的电连接。
具有引出结构沟槽侧壁栅极及其制造方法

[发明专利]一种半导体器件及其制作方法-CN202010260602.6在审
发明人： 许超奇;陈淑娴;林峰;马春霞 -专利权人：无锡华润上华科技有限公司
申请日： 2020-04-03 - 公布日： 2021-10-12 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种半导体器件及其制作方法，所述方法包括:提供半导体衬底，所述半导体衬底中形成有阱区，所述半导体衬底上形成有掩膜层；蚀刻所述掩膜层和所述半导体衬底，以形成环绕所述阱区的凹槽；在所述凹槽的侧壁形成介质层；在所述凹槽底部的半导体衬底中形成注入区；在所述凹槽内填充导电材料，以在所述半导体衬底中形成由所述介质层和所述导电材料组成的隔离结构。根据本发明提供的半导体器件及其制作方法，通过在所述凹槽的侧壁形成介质层，并在凹槽内填充导电材料，以形成隔离结构，以得到较好的深凹槽填充效果，同时利用隔离结构将衬底电极引出至衬底表面，减小了半导体器件的面积。
一种半导体器件及其制作方法

[发明专利]分裂栅结构的制造方法-CN201811231545.8在审
发明人：罗泽煌;张文文;许超奇 -专利权人：无锡华润上华科技有限公司
申请日： 2018-10-22 - 公布日： 2020-04-28 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及一种分裂栅结构的制造方法，包括：在晶圆表面形成沟槽；向沟槽内填充多晶硅；以设计厚度在沟槽内的多晶硅表面形成掩膜层；定量刻蚀所述掩膜层，刻蚀掉的厚度至少为所述设计厚度，以使得表面为平面的多晶硅表面裸露、且多晶硅表面凹陷部的掩膜层因厚度大于所述设计厚度而残留并作为形貌调整掩膜；向下刻蚀沟槽内的多晶硅，直至所述形貌调整掩膜从多晶硅上脱离；将脱离的形貌调整掩膜移除，沟槽内的多晶硅作为分裂栅的底层多晶硅。本发明的形貌调整掩膜在刻蚀多晶硅的过程中作为刻蚀的阻挡结构，使得凹陷处多晶硅的刻蚀速度小于其他位置多晶硅的刻蚀速度，从而最终获得表面较为平坦的底层多晶硅。
分裂结构制造方法

[发明专利]一种BiVO4/BiOCl异质结光催化剂及其制备方法-CN201610956341.5有效
发明人：赖敏;王冰;许超奇;马嫣;黄嘉磊 -专利权人：南京信息工程大学
申请日： 2016-10-27 - 公布日： 2017-02-15 - 主分类号： B01J27/06 文献下载
摘要：本发明公开了一种BiVO4/BiOCl异质结光催化剂，该催化剂是以BiOCl为核，BiVO4纳米片包裹在BiOCl核外的微球，微球直径为1‑5μm。制备步骤为1)将以乙二醇为溶剂的溶剂热法制备的BiOCl超声分散在水中形成悬浮液；2)将NH4VO3加入到水中搅拌直至全部溶解；3)在磁力搅拌中将NH4VO3溶液逐滴加入BiOCl悬浮液中，形成黄色悬浮液，调节PH值至3‑9，并继续搅拌20～60min；4)将悬浮液移入高压反应釜，放置在电热恒温鼓风干燥箱中进行热处理反应；5)步骤4)结束之后，将高压反应釜自然冷却到室温，收集BiVO4/BiOCl光催化剂粉末，并洗涤、干燥。本发明所合成的BiVO4/BiOCl光催化剂具有较高的结晶性，且无其它杂质产生；具有较宽的光响应范围，并对有机染料具有较高的光催化降解活性。
一种 bivo4 biocl 异质结光催化剂及其制备方法

1
共 15 条