“胡致嘉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]形成封装件的方法-CN202210861195.3在审
发明人： 胡致嘉;叶松峯;陈明发 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-20 - 公布日： 2023-06-27 - 主分类号： H01L23/544 文献下载
摘要：一种形成封装件的方法包括将第一多个有源管芯接合到晶圆中的第二多个有源管芯。第二多个有源管芯在晶圆的内部区域中。第一多个伪管芯接合到晶圆中的第二多个伪管芯。第二多个伪管芯在晶圆的外围区域中，并且外围区域包围内部区域。根据本申请的其他实施例，还提供了其他形成封装件的方法。
形成封装方法

[发明专利]半导体结构及其形成方法-CN202210901255.X在审
发明人： 胡致嘉;王驭熊;陈明发 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-28 - 公布日： 2023-06-06 - 主分类号： H01L23/528 文献下载
摘要：实施例是形成半导体结构的方法，包括：在第一衬底上方形成第一互连结构，第一互连结构包括介电层和位于介电层中的金属化图案，在第一互连结构上方形成再分布通孔，再分布通孔电耦接至第一互连结构的金属化图案中的至少一个，在再分布通孔上方形成再分布焊盘，再分布焊盘电耦接至再分布通孔，在再分布焊盘上方形成第一介电层，以及在第一介电层上方形成第二介电层。该方法还包括图案化第一介电层和第二介电层，在再分布焊盘上方和第一介电层中形成接合通孔，接合通孔电耦接至再分布焊盘，接合通孔与再分布通孔重叠，以及在接合通孔上方和第二介电层中形成第一接合焊盘，第一接合焊盘电耦接至接合通孔。本发明的实施例还涉及半导体结构。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202210938467.5在审
发明人：陈明发;萧闵谦;胡致嘉;普翰屏;黄靖祐;林振昇;叶松峯;史朝文 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-05 - 公布日： 2023-02-03 - 主分类号： H01L23/535 文献下载
摘要：实施例利用桥接管芯，桥接管芯直接接合至两个或多个器件管芯并且桥接两个或多个器件管芯。每个器件管芯可以具有堆叠在其上的附加器件管芯。在一些实施例中，桥接管芯可以桥接设置在桥接管芯下方和上方的器件管芯。在一些实施例中，几个桥接管芯可以用于将器件管芯桥接至其他邻近的器件管芯。本发明的实施例还涉及半导体结构及其形成方法。
半导体结构及其形成方法

[发明专利]形成封装的方法以及集成电路器件的封装-CN201911139975.1有效
发明人：陈宪伟;陈明发;胡致嘉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-11-20 - 公布日： 2022-12-13 - 主分类号： H01L21/48 文献下载
摘要：一种方法，包括：抛光第一管芯的半导体衬底以露出延伸至所述半导体衬底中的第一通孔、在所述半导体衬底上形成第一介电层、以及在所述介电层中形成多个接合焊盘。所述多个接合焊盘包括有源接合焊盘和伪接合焊盘。所述有源接合焊盘电耦接至所述第一通孔。所述第一管芯接合至第二管芯，所述有源接合焊盘和所述伪接合焊盘均接合至所述第二管芯中的对应的接合焊盘。本发明的实施例涉及形成封装的方法、以及集成电路器件的封装。
形成封装方法以及集成电路器件

[发明专利]封装件及其形成方法-CN202210064434.2在审
发明人：陈明发;郑筌安;叶松峯;胡致嘉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-20 - 公布日： 2022-08-19 - 主分类号： H01L25/065 文献下载
摘要：一种方法包括将第一层器件管芯接合至载体，形成第一间隙填充区域以密封第一层器件管芯，在第一层器件管芯上方形成第一再分布结构，并且第一再分布结构电连接至第一层器件管芯，以及将第二层器件管芯接合至第一层器件管芯。第二层器件管芯位于第一层器件管芯上方，并且第二层器件管芯横向延伸超出第一层器件管芯的相应边缘。该方法还包括形成第二间隙填充区域以密封第二层器件管芯，去除载体，以及形成穿透第一间隙填充区域的介电通孔。介电通孔与第二层器件管芯重叠并且电连接至第二层器件管芯。形成第二再分布结构，其中第一再分布结构和第二再分布结构位于第一层器件管芯的相对侧上。本发明的实施例还涉及封装件及其形成方法。
封装及其形成方法

[发明专利]一种形成半导体器件的方法和掩模-CN201711348855.3有效
发明人：尤昶清;许志东;王世强;胡致嘉;陈尚承 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-12-15 - 公布日： 2022-06-28 - 主分类号： G03F1/42 文献下载
摘要：提供了多掩模多曝光光刻技术以及适当的掩模的实例。在一些实例中，光掩模包括：管芯区域；以及拼接区域，设置为邻近管芯区域并沿着光掩模的界线。拼接区域包括：用于形成集成电路部件的掩模部件；以及用于片内重叠测量的对准标记。本发明实施例涉及一种形成半导体器件的方法和掩模。
一种形成半导体器件方法

[发明专利]具有内连结构的装置及其制造方法-CN201711250887.X有效
发明人：陈英儒;余振华;陈宪伟;陈明发;胡致嘉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-12-01 - 公布日： 2022-05-13 - 主分类号： H01L23/538 文献下载
摘要：在实施例中，一种具有内连结构的装置包括：内连结构，位于衬底之上，所述内连结构包括第一金属线及第二金属线，所述第一金属线长于所述第二金属线；表面介电层，位于所述内连结构之上；多个第一通孔，位于所述表面介电层中；第一结合接垫，位于所述表面介电层中，其中所述第一结合接垫经由所述第一通孔连接到所述第一金属线的第一端部；多个第二通孔，位于所述表面介电层中；第二结合接垫，位于所述表面介电层中，所述第二结合接垫与所述第一结合接垫彼此分离，其中所述第二结合接垫经由所述第二通孔连接到所述第一金属线的第二端部；以及第三结合接垫，位于所述表面介电层中，其中所述第三结合接垫经由第三通孔连接到所述第二金属线。
具有结构装置及其制造方法

[发明专利]半导体结构、形成其的方法及用于半导体的装置-CN201811440519.6有效
发明人： 胡致嘉;陈宪伟;陈明发;詹森博;郭峻江 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-29 - 公布日： 2022-05-10 - 主分类号： H01L25/065 文献下载
摘要：本发明实施例公开一种半导体结构，包括第一管芯及第二管芯。所述第一管芯包括其中设置有第一多个结合垫的第一氧化物结合层及设置在所述第一氧化物结合层中的第一密封环。所述第一氧化物结合层在所述第一密封环之上延伸。所述第二管芯包括其中设置有第二多个结合垫的第二氧化物结合层。所述第一多个结合垫结合到所述第二多个结合垫。所述第一氧化物结合层结合到所述第二氧化物结合层。夹置在所述第一密封环与所述第二氧化物结合层之间的区域不含结合垫。
半导体结构形成方法用于装置

[发明专利]集成电路的布局设计制造方法-CN202010965192.5在审
发明人： 胡致嘉;陈明发;詹森博;江孟纬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-09-15 - 公布日： 2021-09-10 - 主分类号： H01L27/02 文献下载
摘要：一种集成电路的布局设计制造方法包括产生集成电路布局设计及基于集成电路布局设计制造集成电路。产生集成电路布局设计包括：产生第一浅沟槽隔离区的图案及位于第一浅沟槽隔离区内的衬底穿孔区的图案；产生环绕第一浅沟槽隔离区的第二浅沟槽隔离区的图案，第二浅沟槽隔离区包括第一布局区及第二布局区，第二布局区通过第一布局区与第一浅沟槽隔离区分离，在第一布局区内界定一组虚设装置的第一有源区且在第二布局区内界定一组有源装置的第二有源区；以及在第一布局区中产生一组虚设装置的第一栅极的图案，第一有源区中的每一者在第一方向上具有实质上相同的尺寸。
集成电路布局设计制造方法

[发明专利]封装件及其形成方法-CN201810825350.X有效
发明人：陈明发;陈宪伟;胡致嘉;余振华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-07-25 - 公布日： 2021-06-01 - 主分类号： H01L21/50 文献下载
摘要：本发明实施例提供一种形成封装件的方法，该方法包括形成插入件，插入件包括半导体衬底和位于半导体衬底上方的互连结构。该方法进一步包括将器件管芯接合至插入件，使得插入件中的第一金属焊盘接合至器件管芯中的第二金属焊盘，且插入件中的第一表面介电层接合至器件管芯中的第二表面介电层。该方法进一步包括将器件管芯封装在封装材料中，在器件管芯上方形成导电部件且使导电部件电耦合至器件管芯，以及去除半导体衬底。插入件的一部分、器件管芯、以及导电部件的一些部分组合形成封装件。本发明实施例还提供一种封装件。
封装及其形成方法

[发明专利]半导体封装及其制造方法-CN202010026095.X在审
发明人：陈宪伟;陈明发;詹森博;胡致嘉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-01-10 - 公布日： 2021-04-20 - 主分类号： H01L23/522 文献下载
摘要：一种半导体封装包括第一管芯及第二管芯。第一管芯包括电感器的第一螺旋段及第一结合金属。第一结合金属连接到第一螺旋段。第二管芯结合到第一管芯。第二管芯包括电感器的第二螺旋段及第二结合金属。第二结合金属连接到第二螺旋段。电感器从第一管芯延伸到第二管芯。
半导体封装及其制造方法

[发明专利]半导体封装-CN202010017306.3在审
发明人：陈宪伟;陈洁;陈明发;胡致嘉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-01-08 - 公布日： 2021-03-19 - 主分类号： H01L25/18 文献下载
摘要：本发明实施例公开半导体封装。一种半导体封装包括集成电路、第一管芯及第二管芯。第一管芯包括第一接合结构及第一密封环。第一接合结构接合到集成电路且设置在第一管芯的第一侧处。第二管芯包括第二接合结构。第二接合结构接合到集成电路且设置在第二管芯的第一侧处。第一管芯的第一侧向第二管芯的第一侧。第一密封环的第一部分设置在第一侧与第一接合结构之间，且第一部分的宽度小于第一密封环的第二部分的宽度。
半导体封装

[发明专利]半导体结构及其制造方法-CN202010047731.7在审
发明人： 胡致嘉;陈宪伟;陈明发;詹森博 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-01-16 - 公布日： 2021-02-26 - 主分类号： H01L23/522 文献下载
摘要：提供一种半导体结构及其制造方法。半导体结构包括半导体衬底、多个内连层、第一连接件及第二连接件。半导体衬底在所述半导体衬底中包括多个半导体器件。内连层设置在半导体衬底之上且电耦合到半导体器件。第一连接件设置在所述多个内连层之上且延伸到与所述多个内连层的第一层级接触。第二连接件设置在所述多个内连层之上且与第一连接件实质上齐平。第二连接件比第一连接件延伸得更远，以与位于所述多个内连层的第一层级与半导体衬底之间的所述多个内连层的第二层级接触，第一连接件宽于第二连接件。
半导体结构及其制造方法

[发明专利]形成半导体器件的方法以及封装件-CN201811132795.6有效
发明人： 胡致嘉;陈明发 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-09-27 - 公布日： 2020-12-29 - 主分类号： H01L21/762 文献下载
摘要：本发明的实施例涉及一种形成半导体器件的方法，包括将第一器件管芯与第二器件管芯接合。第二器件管芯位于第一器件管芯上方。在包括第一器件管芯和第二器件管芯的组合结构中形成无源器件。无源器件包括第一端和第二端。在第一器件管芯上方形成间隙填充材料，间隙填充材料包括位于第二器件管芯的相对侧上的部分。该方法还包括实施平坦化以露出第二器件管芯，其中，间隙填充材料的剩余部分形成隔离区，形成穿过隔离区的第一贯通孔和第二贯通孔，以电连接至第一器件管芯，并且形成电连接至无源器件的第一端和第二端的第一电连接件和第二电连接件。本发明的实施例还提供了另一种形成半导体器件的方法以及一种封装件。
形成半导体器件方法以及封装

[发明专利]集成电路封装及其形成方法-CN201910588978.7在审
发明人： 胡致嘉;陈明发;叶松峯 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-07-02 - 公布日： 2020-10-30 - 主分类号： H01L25/18 文献下载
摘要：本发明实施例提供集成电路封装及其形成方法。一种集成电路封装包括集成电路结构、第一管芯堆叠及虚设管芯。第一管芯堆叠包括多个第一管芯结构且在第一管芯堆叠的第一侧处结合到集成电路结构。虚设管芯包括多个衬底穿孔，位于第一管芯堆叠旁边且在第一管芯堆叠的第一侧处电连接到集成电路结构。在一些实施例中，虚设管芯的衬底穿孔的高度与第一管芯堆叠的高度相同。
集成电路封装及其形成方法

1
2
下一页»
尾页
共 18 条