“群联电子股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果745个，建议您升级VIP下载更多相关专利

[发明专利]数据取样电路模块、数据取样方法及存储器储存装置-CN201410849276.7有效
发明人：陈圣文;陈维咏 -专利权人： 群联电子股份有限公司
申请日： 2014-12-31 - 公布日： 2019-08-27 - 主分类号： G11C16/06 文献下载
摘要：本发明提供一种数据取样电路模块、数据取样方法及存储器储存装置。所述方法包括：接收一差动信号并且根据所述差动信号产生一感测电压对，其中所述感测电压对包括第一感测电压与第二感测电压，所述第一感测电压的电压值与所述差动信号中的第一差动信号有关，并且所述第二感测电压的电压值与所述差动信号中的第二差动信号有关；以及接收所述感测电压对并且根据所述差动信号的时脉与所述感测电压对的电压相对关系来输出取样数据串流。
数据取样电路模块方法存储器储存装置

[发明专利]编程方法、存储器存储装置及存储器控制电路单元-CN201410489706.9有效
发明人：林纬;刘建业 -专利权人： 群联电子股份有限公司
申请日： 2014-09-23 - 公布日： 2019-08-06 - 主分类号： G11C16/10 文献下载
摘要：本发明提供一种编程方法、存储器存储装置及存储器控制电路单元。所述方法包括：接收第一写入指令；以及根据第一写入指令选择第一物理删除单元并且发送第一跳跃写入指令序列，其中第一跳跃写入指令序列指示执行第一跳跃编程程序，其中第一跳跃编程程序包括：将第一数据编程至第一物理删除单元的第一字符线；以及在第一字符线被编程之后，跳过与第一字符线相邻的第二字符线而将第一数据编程至不与第一字符线相邻的第三字符线。本发明可减少因编程相邻的字符线所产生的错误。
编程方法存储器存储装置控制电路单元

[发明专利]休眠模式启动方法、存储器控制电路单元及存储装置-CN201510136118.1有效
发明人：朱健华 -专利权人： 群联电子股份有限公司
申请日： 2015-03-26 - 公布日： 2019-08-06 - 主分类号： G06F9/4401 文献下载
摘要：本发明提供一种休眠模式启动方法、存储器控制电路单元及存储装置。本方法包括：当装置休眠信号接脚上的电位信号处于与初始的第一逻辑电位不同的第二逻辑电位时，将休眠接脚连接标记设定为第一值；将装置休眠功能标记设定为第一值，以回应从主机系统中接收到的启用装置休眠功能指令；以及若接收到启用装置休眠功能指令且若装置休眠功能标记处于第一值时，开启存储器存储装置的装置休眠功能。本发明提供的休眠模式启动方法、存储器控制电路单元及存储装置能够有效地避免误进入休眠模式。
休眠模式启动方法存储器控制电路单元存储装置

[发明专利]数据编程方法、存储器存储装置及存储器控制电路单元-CN201510143860.5有效
发明人：林纬;王天庆;赖国欣;许祐诚;杨其衡 -专利权人： 群联电子股份有限公司
申请日： 2015-03-30 - 公布日： 2019-08-06 - 主分类号： G11C16/10 文献下载
摘要：本发明提供一种数据编程方法、存储器存储装置及存储器控制电路单元。本发明的数据存储方法包括：接收第一数据并且将所述第一数据编程至第一下实体编程单元；接收第二数据；执行对应于所述第一下实体编程单元的第一数据获取操作，其中所述第一数据获取操作包括使用一第二读取电压来读取所述第一下实体编程单元以获得一第三数据，其中所述第二读取电压的一电压值不同于对应于所述第一下实体编程单元的一预设读取电压的一预设电压值；根据所述第三数据来将所述第二数据编程至所述第一上实体编程单元。本发明可降低编程结果发生错误的机率。
数据编程方法存储器存储装置控制电路单元

[发明专利]缓冲存储器管理方法、存储器控制电路单元及存储装置-CN201510630925.9有效
发明人：陈国荣 -专利权人： 群联电子股份有限公司
申请日： 2015-09-29 - 公布日： 2019-08-06 - 主分类号： G06F12/0873 文献下载
摘要：本发明提供一种缓冲存储器管理方法、存储器控制电路单元及存储器存储装置。此方法包括：在缓冲存储器划分出具有第一区域与第二区域的映射表区；将多个逻辑地址‑实体地址映射表暂存至第一区域或第二区域；以及接收指示将第一数据写入至第一逻辑地址的第一写入指令，其中第一逻辑地址所属的第一逻辑地址‑实体地址映射表被暂存在第二区域的第一缓存单元。此方法还包括：更新第一逻辑地址‑实体地址映射表；将已更新的第一逻辑地址‑实体地址映射表搬移至第一区域的第二缓存单元；并将第二缓存单元标示为已更新状态，能够有效节省将逻辑地址‑实体地址映射表回存至可复写式非易失性存储器的时间，提升整体系统的运作效率。
缓冲存储器管理方法存储器控制电路单元存储装置

[发明专利]数据保护方法、存储器控制电路单元及存储器储存装置-CN201510529917.5有效
发明人：朱健华 -专利权人： 群联电子股份有限公司
申请日： 2015-08-26 - 公布日： 2019-08-06 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种数据保护方法、存储器控制电路单元及存储器储存装置。本方法包括：当存储器储存装置上电时，从主机系统取得目前系统时间作为开机时间；所述目前系统时间是通过主机系统的基本输入输出系统载入与执行存储器储存装置的扩充只读存储器中的指令程序而传送至存储器储存装置；获取对应存储器储存装置的关机时间；计算关机时间到开机时间之间的断电时间；倘若断电时间大于断电时间门槛值，对存储器储存装置的可复写式非易失性存储器的多个物理抹除单元执行刷新操作。本发明能够准确地判断断电时间以执行刷新操作，避免数据遗失或发生错误，达到数据保护的效果。
数据保护方法存储器控制电路单元储存装置

[发明专利]眼宽检测器、存储器存储装置及数据信号的眼宽检测方法-CN201510469625.7有效
发明人：吴仁巨;陈维咏;陈禹安 -专利权人： 群联电子股份有限公司
申请日： 2015-08-04 - 公布日： 2019-08-06 - 主分类号： A61B5/107 文献下载
摘要：本发明提供一种眼宽检测器、存储器存储装置及数据信号的眼宽检测方法。眼宽检测器包括相位内插器、校准电路、眼宽检测电路及多工器；相位内插器用以接收第一时脉信号与相位控制信号并且输出第二时脉信号；校准电路用以接收第一时脉信号与第二时脉信号并且输出第一控制信号；眼宽检测电路用以接收数据信号、第一时脉信号及第二时脉信号并且产生第一取样值与第二取样值；若第一取样值与第二取样值不符合第一条件，眼宽检测电路还用以输出第二控制信号；若第一取样值与第二取样值符合第一条件，眼宽检测电路还用以输出数据信号的眼宽信息；多工器用以接收第一控制信号与第二控制信号并且受控于选择信号而输出相位控制信号。借此可提升眼宽检测效率。
检测器存储器存储装置数据信号检测方法

[发明专利]缓冲存储器管理方法、存储器控制电路单元及存储装置-CN201510820913.2有效
发明人：陈国荣 -专利权人： 群联电子股份有限公司
申请日： 2015-11-24 - 公布日： 2019-08-06 - 主分类号： G06F12/0877 文献下载
摘要：本发明提供一种缓冲存储器管理方法、存储器控制电路单元及存储装置。此方法包括：在缓冲存储器划分出第一区域与第二区域以暂存多个逻辑地址‑物理地址映射表，并且对第一区域执行回存操作。此方法也包括：接收一写入指令，其中此写入指令指示的逻辑地址所属的逻辑地址‑物理地址映射表已被暂存在第一区域。此方法还包括：将此逻辑地址‑物理地址映射表复制到第二区域，并更新第二区域中的此逻辑地址‑物理地址映射表。本发明能提升将逻辑地址‑物理地址映射表从缓冲存储器回存至可复写式非易失性存储器模块时的运作效率及系统稳定性。
缓冲存储器管理方法存储器控制电路单元存储装置

[发明专利]存储器管理方法、存储器控制电路单元与存储器储存装置-CN201610093873.0有效
发明人：陈国荣;颜鸿圣 -专利权人： 群联电子股份有限公司
申请日： 2016-02-19 - 公布日： 2019-08-06 - 主分类号： G06F12/02 文献下载
摘要：本发明提供用于可复写式非易失性存储器模块的一种存储器管理方法、存储器控制电路单元与存储器储存装置。所述方法包括从主机系统接收调整指令，其中所述调整指令用以指示多个逻辑单元中的至少一逻辑单元所储存的数据是无效的；根据所述调整指令更新逻辑地址状态表，其中所述逻辑地址状态表反应出所述逻辑单元中的每一逻辑单元所储存的数据的数据状态；以及倘若符合预定条件，根据所述逻辑地址状态表与所述实体地址状态表来更新实体地址状态表。本发明可根据所接收的调整指令更新逻辑地址状态表，并且在系统闲暇时藉由已更新的逻辑地址状态表来更新实体地址状态表，以减少处理调整指令所耗费的时间，进而增进工作效率。
存储器管理方法控制电路单元储存装置

[发明专利]存储器编程方法、存储器存储装置与存储器控制电路单元-CN201510088207.3有效
发明人：林纬;许祐诚;刘安城;林小东 -专利权人： 群联电子股份有限公司
申请日： 2015-02-26 - 公布日： 2019-08-06 - 主分类号： G11C16/10 文献下载
摘要：本发明提供存储器编程方法、存储器存储装置与存储器控制电路单元。本发明的存储器编程方法，用于具有多个存储胞的可复写式非易失性存储器模块，所述存储器编程方法包括：根据写入数据对此些存储胞执行第一编程程序并且获得第一编程程序的第一编程结果；根据第一编程结果来将此些存储胞分组为多个编程群组；以及根据写入数据对此些存储胞执行第二编程程序；所述第二编程程序包括使用第一编程电压来编程此些编程群组中的第一编程群组；以及使用第二编程电压来编程此些编程群组中的第二编程群组，其中第一编程电压与第二编程电压不同。本发明可提升存储器存储装置的使用寿命。
存储器编程方法存储装置控制电路单元

[发明专利]存储器管理方法、存储器控制电路单元及存储器存储装置-CN201510449964.9有效
发明人：陈国荣;颜鸿圣 -专利权人： 群联电子股份有限公司
申请日： 2015-07-28 - 公布日： 2019-07-09 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种存储器管理方法、存储器控制电路单元及存储器存储装置。在一范例实施例中，所述存储器管理方法包括：接收第一写入指令与对应于第一写入指令的第一写入数据并获得第一数目；程序化第一写入数据并搬移存储于多个第一物理程序化单元中的第一存储数据，其中第一物理程序化单元的总数符合第一数目；接收第二写入指令与对应于第二写入指令的第二写入数据并获得第二数目；程序化第二写入数据并搬移存储于多个第二物理程序化单元中的第二存储数据，其中第二物理程序化单元的总数符合第二数目；以及抹除至少一物理抹除单元。藉此，可减少数据整并程序中系统资源的浪费。
存储器管理方法控制电路单元存储装置

[发明专利]有效数据合并方法、存储器控制器与存储器存储装置-CN201510719657.8有效
发明人：颜鸿圣 -专利权人： 群联电子股份有限公司
申请日： 2015-10-30 - 公布日： 2019-06-25 - 主分类号： G06F3/06 文献下载
摘要：本发明提出一种有效数据合并方法、存储器控制器与存储器存储装置。本方法包括：将数据区中的物理擦除单元至少分组至一第一群组与一第二群组，其中记录第一群组的物理擦除单元中的特殊态样数据的整理表未被存储于可复写式非易失性存储器模块中，且记录第二群组的物理擦除单元中的特殊态样数据的整理表已被存储于可复写式非易失性存储器模块中；从第二群组中选择一第一物理擦除单元；以及将第一物理擦除单元中的有效数据复制至一第二物理擦除单元，其中所述有效数据并不包括第一物理擦除单元中的特殊态样数据。本发明藉以在执行有效数据合并程序时减少整理表的存储，以解决在有效数据合并程序时频繁地存储整理表的问题。
擦除单元有效数据群组存储非易失性存储器模块存储器存储装置合并存储器控制器可复写式数据区记录复制分组

[实用新型]随身盘-CN201821338173.4有效
发明人：岑宇豪;张俊尧 -专利权人： 群联电子股份有限公司
申请日： 2018-08-20 - 公布日： 2019-06-25 - 主分类号： G06K19/077 文献下载
摘要：本实用新型提供一种随身盘，包括外壳以及组装于外壳内的存储模块。外壳是单件式结构，其具有壳体、凸肋与卡勾，凸肋从壳体的顶壁沿第一轴向延伸出，卡勾从凸肋沿第一轴向延伸出，且卡勾与内壁以凸肋作为间隔。壳体分别沿第一轴向与第二轴向具有符合USB规范的第一尺寸与第二尺寸。存储模块具有卡合部，存储模块通过卡勾卡扣于卡合部而固定于壳体内。
卡勾凸肋存储模块第一轴壳体卡合部随身盘本实用新型单件式结构第二轴延伸顶壁卡扣内壁组装体内

[发明专利]解码方法、存储器存储装置及存储器控制电路单元-CN201711282450.4在审
发明人：林玉祥;严绍维;杨政哲;赖国欣 -专利权人： 群联电子股份有限公司
申请日： 2017-12-07 - 公布日： 2019-06-18 - 主分类号： G06F11/10 文献下载
摘要：本发明的范例实施例提供一种解码方法、存储器存储装置及存储器控制电路单元，所述解码方法用于包括可复写式非易失性存储器模块的存储器存储装置。所述解码方法包括：使用至少一读取电压电平读取至少一存储单元以获得码字；由错误检查与校正电路对码字执行奇偶检查操作以产生对应于码字的校验子总合；以及根据校验子总合是否小于第一预设值，动态地调整错误检查与校正电路在第一解码操作中使用的第一参数并由错误检查与校正电路使用第一参数对码字执行第一解码操作。
解码存储器存储装置错误检查校正电路存储器控制电路解码操作校验子对码码字非易失性存储器模块存储单元电平读取读取电压可复写式奇偶预设检查

[发明专利]解码方法、存储器存储装置及存储器控制电路单元-CN201410164195.3有效
发明人：林纬;严绍维;林玉祥;赖国欣 -专利权人： 群联电子股份有限公司
申请日： 2014-04-22 - 公布日： 2019-06-14 - 主分类号： G11C16/08 文献下载
摘要：本发明提供一种解码方法、存储器存储装置及存储器控制电路单元，其中此解码方法包括：根据至少一硬决策电压读取多个存储单元，以取得至少一硬比特；对所述硬比特执行奇偶校验程序，以取得多个校验子；根据所述校验子判断所述硬比特是否具有至少一错误；若所述硬比特具有所述错误，根据所述硬比特的通道信息与对应于所述硬比特的校验权重信息来更新所述硬比特。
解码方法存储器存储装置控制电路单元