“章军云”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]一种砷化镓HBT干法刻蚀斜坡的制作方法-CN202211226350.0在审
发明人：邱子阳;陈岩;步绍姜;王溯源;章军云 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2022-10-09 - 公布日： 2023-01-31 - 主分类号： H01L21/331 文献下载
摘要：本发明公开了一种砷化镓HBT干法刻蚀斜坡的制作方法，本方法包括：步骤一：提供已完成部分器件制作的晶圆结构；晶圆结构从下至上包括衬底、子集电极外延、自停止层外延、集电极外延、基极外延、发射极外延、基极金属设于发射极外延上、发射极帽层和发射极金属设于发射极帽层上；步骤二：光刻定义集电极台阶的图形，且图形的截面为倒梯形；步骤三：基于光罩图形，湿法腐蚀发射极外延层；步骤四：基于光罩图形，干法刻蚀基极外延层和集电极外延层，控制时间，至自停止层结束；步骤五：去掉集电极台阶的光刻胶；步骤六：光刻定义隔离台阶的图形，且图形截面为倒梯形；步骤七：湿法腐蚀自停止外延层；步骤八：干法刻蚀子集电极外延层，控制时间，至衬底结束；步骤九：去掉隔离台阶的光刻胶。
一种砷化镓 hbt 刻蚀斜坡制作方法

[发明专利]一种带悬臂梁结构的GaN太赫兹单片电路及管芯的制造方法-CN202211259727.2在审
发明人：代鲲鹏;潘斌;张凯;吴少兵;林罡;章军云 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2022-10-14 - 公布日： 2023-01-06 - 主分类号： H01L21/8252 文献下载
摘要：本发明涉及半导体制造技术领域，具体涉及一种带悬臂梁结构的GaN太赫兹单片电路及管芯的制造方法，带悬臂梁结构的GaN太赫兹单片电路及管芯，包括：衬底、位于衬底上的GaN、位于GaN上的器件、位于衬底上的金属层电路以及位于GaN上的悬臂梁；本发明完全兼容目前主流的各种GaN微波功率器件和MMIC工艺，采用刻蚀特定区域衬底和GaN的方式使电路大部分区域与圆片分离，最后结合传统划片工艺将太赫兹单片电路及管芯从圆片上完全分离出来，既形成了悬臂梁结构同时也避免划片工艺对悬臂梁造成损伤，使带悬臂梁结构的GaN太赫兹单片电路及管芯具备大规模批量生产的能力。
一种悬臂梁结构 gan 赫兹单片电路管芯制造方法

[发明专利]一种更小线宽的光刻工艺-CN202010390587.7在审
发明人：黄威;王溯源;蔡利康;刘柱;章军云;黄念宁;陈堂胜 -专利权人：中电国基南方集团有限公司
申请日： 2020-05-11 - 公布日： 2020-11-24 - 主分类号： H01L21/027 文献下载
摘要：本发明公开了一种更小线宽的光刻工艺，使用光刻机在晶圆表面进行曝光并形成曝光图形；第一次旋涂化学缩放胶，通过加热使其与第一层胶发生化学反应；使用清洗的方法将不参加反应的化学缩放胶去除，获得第一次缩放后的图形；第二次旋涂化学缩放胶，通过加热使其与第一层胶发生化学反应，再次使用清洗的方法将不参加反应的化学缩放胶去除，完成第二层化学缩放过程，进一步缩小曝光图形尺寸；根据所需要目标图形尺寸以及设计需求，确定化学缩放次数。本发明采用光刻和多次化学缩放工艺相结合的技术方案，有效的提升光刻机的分辨率，从而实现低成本、可生产化的小尺寸栅光刻工艺。
一种更小线宽光刻工艺

[发明专利]一种提升衬底有效芯片数目的曝光方法-CN201810574721.1在审
发明人：王溯源;俞勇;章军云;黄念宁 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2018-06-06 - 公布日： 2018-12-07 - 主分类号： G03F7/20 文献下载
摘要：本发明涉及一种提升衬底有效芯片数目的曝光方法，包含如下步骤：1）制作掩模版：所述掩模版的每层光刻图形包含纯芯片层和PCM层两种版图，两种版图尺寸相同；2）设定曝光位置：按照PCM测试位置的要求，在需进行PCM测试的位置设定曝光PCM层，其他区域设置曝光对应的纯芯片层；3）设定曝光参数：分别设置PCM层和纯芯片层曝光参数；4）PCM测试。优点：1）有效降低圆片上PCM图形占空比，提高单位圆片有效芯片数目，实现成本节约和效率提升。2）不限于圆片衬底，不限于光刻机品牌和型号等，适用于所有采用步进式曝光和PCM测试技术的半导体制造工艺。3）该设计也可推广至接触式光刻机1:1的掩模制作。
有效芯片芯片层衬底曝光曝光参数掩模版圆片半导体制造工艺接触式光刻机步进式曝光测试测试技术测试位置成本节约光刻图形曝光位置区域设置位置设定效率提升掩模制作单位圆光刻机占空比品牌制作

[发明专利]一种在片测试直流探针卡-CN201810323613.7在审
发明人：洪希依;陈金远;章军云;黄念宁 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2018-04-12 - 公布日： 2018-11-06 - 主分类号： H01L21/66 文献下载
摘要：本发明公开了一种在片测试直流探针卡，能够克服传统直流探针卡存在寄生电感效应的缺陷，能够适用于各种微波单片集成电路的在片测试需要。包括环型介质基板，基板的上表面焊接有直流馈电探针与接地探针，探针上接有电容，直流馈电探针与电容的上电极相连，接地探针与电容的下电极相连，馈电探针经电容上电极连接到被测芯片的直流压块，接地探针经下电极连接到被测芯片的接地压块。本发明消除了传统直流探针对微波芯片测试结果的影响，改善了测试性能。
接地探针在片测试电容探针卡探针被测芯片直流馈电下电极微波单片集成电路电容上电极测试性能寄生电感介质基板馈电探针微波芯片上表面电极环型基板压块焊接

[发明专利]一种提升频率特性的赝配高电子迁移率晶体管的制作方法-CN201410063717.0有效
发明人： 章军云;朱赤 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2014-02-25 - 公布日： 2017-02-22 - 主分类号： H01L29/778 文献下载
摘要：本发明是一种赝配高电子迁移率晶体管的制作方法，本发明是在普通的双凹槽工艺的基础上进行的，利用介质层(11)将空洞层(15)隔成两个区域，再利用介质层(14)将被隔成的两个空洞区域都封闭，最后利用干法的各向异性刻蚀将介质层(14)刻蚀，但仍然剩余部分的介质层(14)将空洞区域封闭。制作方法，利用MBE的方法形成InGaAs/AlGaAs/GaAs异质结材料，利用干法及湿法形成凹槽，利用等离子体增强化学汽相、蒸发方法形成介质层，制成双凹槽砷化镓赝配高电子迁移率晶体管。优点减小栅寄生电容，提高器件的频率特性。
一种提升频率特性赝配高电子迁移率晶体管制作方法

[发明专利]一种真空空洞栅结构赝配高电子迁移率晶体管制作方法-CN201510878221.3在审
发明人：马飞;章军云;高建峰 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2015-12-04 - 公布日： 2016-03-30 - 主分类号： H01L21/335 文献下载
摘要：本发明公开了一种真空空洞栅结构赝配高电子迁移率晶体管制作方法。该方法在半导体表面生长叠层栅介质，并以光刻胶为掩膜，利用干法（或者湿法）刻蚀对于不同栅介质刻蚀（或者腐蚀）速率的差异，通过刻蚀（或者腐蚀）在栅脚两侧形成形状规则大小可控的孔洞，栅蒸发剥离后可以得到剖面形貌良好和寄生电容可控的T型栅。优点：在三层致密-疏松-致密的栅介质之间插入薄层的Si-O层，形成五层介质结构，通过调整干法刻蚀条件，形成合适的侧蚀深度，同时也可调整各介质层厚度比例，用以控制侧蚀的高度，进而控制形成介质空洞的尺寸，在栅蒸发剥离后，T型栅的栅帽下方会形成一个尺寸可控的介质空洞，使得栅寄生电容减小和频率特性提升变得可控。
一种真空空洞结构赝配高电子迁移率晶体管制作方法

[发明专利]一种介质辅助两次成形T形栅的制作方法-CN201310052169.7有效
发明人：康耀辉;高建峰;章军云 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2013-02-18 - 公布日： 2013-06-12 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种介质辅助两次成形T形栅的制作方法，通过两次工艺分别制作T形栅的上、下两部分，结合SiN介质辅助，保证了T形栅的几何稳定度，从而获得较高成品率的小尺寸T形栅，减小了器件的寄生参数，提高了器件的性能，特别是高频性能。本发明利用于HMET器件的实际生产，从效果来看，本发明可操作性强，实际效果很好，对器件的性能提升有很好的帮助，具有极好的市场应用前景。本发明的工艺重复性好，工艺窗口大；有利于栅金属的剥离；有利于提高成品率。
一种介质辅助两次成形制作方法

[发明专利]赝配高电子迁移率晶体管及其制作方法-CN201210569879.2有效
发明人： 章军云;高建峰 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2012-12-25 - 公布日： 2013-06-05 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及一种赝配高电子迁移率晶体管，包括InGaAs沟道、AlGaAs势垒层、低掺杂砷化镓层及高掺杂砷化镓层，低掺杂砷化镓层在InGaAs沟道及AlGaAs势垒层上；高掺杂砷化镓层在低掺杂砷化镓层上；高掺杂砷化镓层上设置源电极和漏电极；源电极和漏电极之间设置第一凹槽；在第一凹槽中设置第二凹槽；栅电极金属位于第二凹槽上；在栅金属表面设置第一介质层，在晶体管表面设置第二介质层，第一介质层与第二介质层之间形成空洞。本发明同时涉及该晶体管的制作方法。本发明通过形成特殊的器件形貌结构；并通过涂胶、生长介质、以及去除牺牲胶层的工艺途径，在栅电极的两侧形成很大的真空空洞，极大幅度的降低栅的寄生电容，大幅度的提高器件的频率特性。
赝配高电子迁移率晶体管及其制作方法

[发明专利]砷化镓赝配高电子迁移率晶体管-CN201210570062.7无效
发明人： 章军云;高建峰 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2012-12-25 - 公布日： 2013-05-29 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及一种砷化镓赝配高电子迁移率晶体管，包括：衬底、AlGaAs缓冲层、势垒层、低掺杂GaAs层、高掺杂GaAs层、源电极和漏电极，在源电极和漏电极之间提供第一凹槽，在第一凹槽内提供第二凹槽，在第二凹槽内设置金属层，所述金属层包括第一栅金属子层、第二栅金属子层、第三栅金属子层、第四栅金属子层、第五栅金属子层，在势垒层中生长势垒金属层。本发明与现有技术相比，能够抑制栅泄漏电流，提高晶体管的栅漏、栅源击穿电压，提升GaAs晶体管的可靠性能；相比普通的纯Pt栅其离GaAs的距离更大，进一步提升GaAs增强型晶体管的可靠性能；且本发明能很好的解决采用Pt为栅势垒与介质辅助成型的T型栅工艺之间的矛盾，充分发挥T型栅工艺的优势。
砷化镓赝配高电子迁移率晶体管

[发明专利]一种半导体晶体管的制作方法-CN201210570211.X有效
发明人： 章军云;高建峰 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2012-12-25 - 公布日： 2013-04-17 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种半导体晶体管的制作方法，包括如下步骤：1）在衬底材料上生长SiN介质层，生长3-20层；2）在介质层上过掩膜的光刻栅脚图形；3）采用干法ICP或者RIE在栅介质层上刻蚀栅脚；4）在刻蚀好的栅介质层上制作栅金属；5）对多余的栅金属进行剥离。介质层采用PECVD生长，生长主体气体为SiH4和NH3。整个生长过程的SiH4流量固定不变，各子层生长时的NH3流量固定不变但每个子层开始生长时NH3的流量随层数而递增，各子层厚度为10～30nm。本发明与现有技术相比，在高方向性的干法刻蚀条件下刻蚀栅脚，既能保证栅脚线宽损失小，也能使栅脚介质形状呈一定倾斜角度，提升了栅金属的覆盖性，进而提升了栅金属的可靠性，完善器件的制作工艺。
一种半导体晶体管制作方法

[发明专利]一种砷化镓赝配高电子迁移率晶体管外延材料-CN201110224290.4有效
发明人： 章军云;薛舫时;高建峰;林罡 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2011-08-08 - 公布日： 2011-12-28 - 主分类号： H01L29/06 文献下载
摘要：本发明是一种砷化镓赝配高电子迁移率晶体管外延材料，是一种具有双AlAs薄插入层的砷化镓赝配高电子迁移率晶体管外延材料的异质结构。其结构是在衬底层上通过分子束外延或者金属有机化学气相沉积依次逐层生长的：未掺杂的AlGaAs缓冲层；δ掺杂层；未掺杂的AlGaAs隔离层；未掺杂的AlAs插入层；未掺杂的InGaAs沟道层；未掺杂的AlAs插入层；δ掺杂层；未掺杂的AlGaAs势垒层；未掺杂的GaAs帽层。优点：采用本发明所述外延材料制备的砷化镓赝配高电子迁移率晶体管，能有效的强化电子输运的二维特性，提高沟道电子迁移率，提高器件的功率附加效率（PAE）并且改善器件的线性特性。
一种砷化镓赝配高电子迁移率晶体管外延材料

[发明专利]一种赝配高电子迁移率晶体管及其制作方法-CN201110224351.7有效
发明人： 章军云;高建峰;林罡 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2011-08-08 - 公布日： 2011-12-14 - 主分类号： H01L29/778 文献下载
摘要：本发明是一种赝配高电子迁移率晶体管及其制作方法，低掺杂砷化镓层在InGaAs沟道及AlGaAs势垒层上；高掺杂砷化镓层在低掺杂砷化镓层；高掺杂砷化镓层上的源电极和与源电极间有漏电极；源电极和漏电极之间去除高掺杂砷化镓层提供A凹槽；该凹槽及高掺杂砷化镓层表面提供介质层；在A凹槽中去除低掺杂砷化镓层以提供B凹槽；栅电极金属位于介质层及B凹槽上。制作方法，利用MBE的方法形成InGaAs/AlGaAs/GaAs异质结材料，利用干法及湿法形成凹槽，利用等离子体增强化学汽相、蒸发方法形成介质层，制成双凹槽砷化镓赝配高电子迁移率晶体管。优点：T型栅的寄生电容减小，提高器件的频率特性。
一种赝配高电子迁移率晶体管及其制作方法

1
共 13 条