“福住嘉晃”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果41个，建议您升级VIP下载更多相关专利

[发明专利]包括电介质材料的电子装置及相关系统及方法-CN202280015311.8在审
发明人： M·A·林德曼;C·豪德;福住嘉晃;R·J·希尔 -专利权人：美光科技公司
申请日： 2022-01-04 - 公布日： 2023-10-20 - 主分类号： H10B43/50 文献下载
摘要：本发明涉及电子装置，其包括邻近源极触点的掺杂电介质材料、邻近所述掺杂电介质材料的交替导电材料及电介质材料的层级及延伸穿过所述层级、所述掺杂电介质材料及所述源极触点且到源极堆叠中的支柱。还公开相关方法及电子系统。
包括电介质材料电子装置相关系统方法

[发明专利]半导体装置-CN201810170646.2有效
发明人：塩田伦也;藤田淳也;西本健郎;福住嘉晃;福本敦之;永野元 -专利权人：铠侠股份有限公司
申请日： 2018-03-01 - 公布日： 2023-10-10 - 主分类号： H10B69/00 文献下载
摘要：实施方式提供一种获得稳定的电特性的半导体装置。实施方式的半导体装置具备：硅层，包含磷；嵌入层，设置在硅层上；积层体，设置在嵌入层上，且具有隔着绝缘体而积层的多个电极层；半导体主体，在积层体内及嵌入层内沿积层体的积层方向延伸，且具有位于嵌入层的侧方的侧壁部；以及硅膜，设置在嵌入层与半导体主体的侧壁部之间，包含硅作为主成分，还包含锗及碳中的至少任一个。
半导体装置

[发明专利]半导体存储装置-CN201910147701.0有效
发明人：丸山贵之;福住嘉晃;杉浦裕树;荒井伸也;菊岛史惠;须田圭介;石田贵士 -专利权人：铠侠股份有限公司
申请日： 2019-02-27 - 公布日： 2023-09-01 - 主分类号： H10B43/10 文献下载
摘要：半导体存储装置具备：多个电极层，积层在第1半导体层上方；第2半导体层，贯穿所述多个电极层，在这些电极层的积层方向上延伸，在所述第1半导体层中具有端部；以及第1膜，位于所述第1半导体层中，与所述第1半导体层接触。所述第1半导体层包含第1部分、第2部分及第3部分，所述第1膜位于所述第1部分与所述第2部分之间，所述第3部分位于所述第1膜与所述第2半导体层之间，将所述第1部分与所述第2部分连接。所述第2半导体层包含与所述第1半导体层的所述第3部分接触的接触部。
半导体存储装置

[发明专利]电容式感测NAND存储器-CN202180081026.1在审
发明人： 福住嘉晃;藤木润;田中秋二;吉田政史;西户雅信;鎌田义彦 -专利权人：美光科技公司
申请日： 2021-11-10 - 公布日： 2023-08-22 - 主分类号： H10B43/40 文献下载
摘要：存储器单元阵列可包含：第一数据线；第二数据线；源极；电容，其选择性地连接到所述第一数据线；经串联连接非易失性存储器单元串，其位于所述第一数据线与所述电容之间；以及通过门，其选择性地连接在所述第二数据线与所述源极之间，其中所述电容的电极电容耦合到所述通过门的沟道。
电容式感测 nand 存储器

[发明专利]半导体存储器装置-CN202310576275.9在审
发明人： 福住嘉晃;青地英明;松尾美惠;吉井谦一郎;进藤浩一郎;河崎一茂;佐贯朋也 -专利权人：铠侠股份有限公司
申请日： 2019-08-23 - 公布日： 2023-08-15 - 主分类号： H10B43/20 文献下载
摘要：本文中描述的实施例大体上涉及一种半导体存储器装置。根据一个实施例，阵列芯片包含三维安置的多个存储器单元和连接到所述存储器单元的存储器侧互连层。所述电路芯片包含衬底、设置在所述衬底上的控制电路，以及设置在所述控制电路上并连接到所述控制电路的电路侧互连层。所述电路芯片粘贴到所述阵列芯片，其中所述电路侧互连层面向所述存储器侧互连层。所述接合金属设置在所述存储器侧互连层与所述电路侧互连层之间。所述接合金属接合到所述存储器侧互连层和所述电路侧互连层。
半导体存储器装置

[发明专利]包括存储器单元串的存储器电路系统及用于形成包括存储器单元串的存储器阵列的方法-CN202211718286.8在审
发明人：徐丽芳;R·J·希尔;福住嘉晃;P·泰萨里欧 -专利权人：美光科技公司
申请日： 2022-12-29 - 公布日： 2023-08-08 - 主分类号： H10B41/27 文献下载
摘要：本申请案涉及包括存储器单元串的存储器电路系统及用于形成包括存储器单元串的存储器阵列的方法。包括包含存储器块的存储器单元串的存储器电路系统个别地包括竖直堆叠，竖直堆叠包括交替的绝缘层级与导电层级。存储器单元的沟道材料串延伸通过存储器阵列区中的绝缘层级及导电层级。存储器块的绝缘层级及导电层级从存储器阵列区延伸到阶梯区中。阶梯区中的存储器块中的个别者包括操作性台阶的梯段。操作性台阶中的个别者包括导电层级中的一者。阶梯区中的个别存储器块中的至少一些横向紧邻者使其操作性台阶的梯段由包括两个竖直交替的不同成分的绝缘材料的堆叠横向分离。公开包含方法的其它实施例。
包括存储器单元电路系统用于形成阵列方法

[发明专利]微电子装置及相关存储器装置以及电子系统-CN202180051709.2在审
发明人：河合鉱一;鎌田义彦;福住嘉晃;村越有 -专利权人：美光科技公司
申请日： 2021-08-05 - 公布日： 2023-05-26 - 主分类号： H10B43/40 文献下载
摘要：一种微电子装置包括第一数字线、第二数字线及多路复用器装置。所述第一数字线耦合到存储器单元串。所述第二数字线耦合到额外存储器单元串。所述第二数字线在第一水平方向上从所述第一数字线偏移且在正交于所述第一水平方向的第二水平方向上与所述第一数字线基本上对准。所述多路复用器装置在所述第一水平方向上水平插入于所述第一数字线与所述第二数字线之间。所述多路复用器装置与所述第一数字线、所述第二数字线及页面缓冲器装置电连通。还描述额外微电子装置、存储器装置及电子系统。
微电子装置相关存储器以及电子系统

[发明专利]集成组合件及形成集成组合件的方法-CN202180051705.4在审
发明人： 福住嘉晃;P·泰萨里欧;D·H·韦尔斯;L·P·海内克;R·J·希尔;徐丽芳;I·V·恰雷;E·卡梅尔伦吉 -专利权人：美光科技公司
申请日： 2021-08-05 - 公布日： 2023-05-02 - 主分类号： H10B43/10 文献下载
摘要：一些实施例包含一种集成组合件，其具有一对相邻存储器块区，且具有在所述相邻存储器块区之间的隔离件结构。所述存储器块区包含交替的导电层级及第一绝缘层级的第一堆叠。所述隔离件结构包含交替的第二及第三绝缘层级的第二堆叠。所述第二绝缘层级与所述导电层级大体上水平对准，且所述第三绝缘层级与所述第一绝缘层级大体上水平对准。一些实施例包含形成集成组合件的方法。
集成组合形成方法

[发明专利]微电子装置以及相关存储器装置和电子系统-CN202211045162.8在审
发明人： E·E·于;S·C·耶路瓦鲁;福住嘉晃;T·O·伊瓦萨基 -专利权人：美光科技公司
申请日： 2022-08-30 - 公布日： 2023-03-07 - 主分类号： H10B41/35 文献下载
摘要：本申请涉及微电子装置、存储器装置和电子系统。微电子装置包括堆叠结构、第一数字线、第二数字线和多路复用器装置。所述堆叠结构包括：存取线区，其包括导电结构的下部群组；以及选择栅极区，其上覆于所述存取线区且包括导电结构的上部群组。所述第一数字线耦合到存储器单元串，且所述第二数字线耦合到额外存储器单元串。所述第二数字线在第一方向上从所述第一数字线水平偏移且在第二方向上与所述第一数字线大体上水平对准。所述多路复用器装置耦合到页缓冲器装置、所述第一数字线和所述第二数字线。所述多路复用器装置包括与导电结构的所述上部群组电连通的晶体管。
微电子装置以及相关存储器电子系统

[发明专利]微电子装置以及相关存储器装置和电子系统-CN202211040477.3在审
发明人：田中智晴;福住嘉晃 -专利权人：美光科技公司
申请日： 2022-08-29 - 公布日： 2023-03-03 - 主分类号： H10B43/35 文献下载
摘要：本申请涉及微电子装置、存储器装置和电子系统。一种微电子装置包括局部数字线结构、全局数字线结构、源极线结构、感测晶体管、读取晶体管和写入晶体管。所述局部数字线结构耦合到存储器单元串。所述全局数字线结构上覆于所述局部数字线结构。所述源极线结构插入于所述局部数字线结构与所述全局数字线结构之间。所述感测晶体管插入于所述源极线结构与所述全局数字线结构之间，并且耦合到所述局部数字线结构和所述源极线结构。所述读取晶体管插入于所述感测晶体管与所述全局数字线结构之间且耦合到所述感测晶体管和所述全局数字线结构。所述写入晶体管插入于全局数字线结构与局部数字线结构之间且耦合到全局数字线结构和局部数字线结构。
微电子装置以及相关存储器电子系统

[发明专利]包括多层级位线的电子装置以及相关方法和系统-CN202210892476.5在审
发明人： 福住嘉晃;H·N·贾殷;N·考希克;A·L·奥尔森;R·J·希尔;L·P·海内克 -专利权人：美光科技公司
申请日： 2022-07-27 - 公布日： 2023-02-03 - 主分类号： H01L23/528 文献下载
摘要：本申请涉及包括多层级位线的电子装置以及相关方法和系统。公开一种电子装置，其包括多层级位线，所述多层级位线包括第一位线和第二位线。所述第一位线和所述第二位线定位于不同层级处。支柱接触件电连接到所述第一位线和所述第二位线。层级1接触件电连接到所述第一位线，且层级2接触件电连接到所述第二位线。衬垫在所述第一位线和所述层级2接触件之间。所述第一位线的每一位线电连接到邻近于所述层级1接触件的子块中的单个支柱接触件，且所述第二位线的每一位线电连接到邻近于所述层级2接触件的单个支柱接触件。还公开形成电子装置的方法和相关系统。
包括多层级位线电子装置以及相关方法系统

[发明专利]半导体存储装置及其制造方法-CN201810262379.1有效
发明人： 福住嘉晃;荒井伸也;辻大毅;青地英明;田中启安 -专利权人：铠侠股份有限公司
申请日： 2015-02-06 - 公布日： 2022-11-04 - 主分类号： H01L27/11565 文献下载
摘要：本申请涉及一种半导体存储装置及其制造方法。实施方式的半导体存储装置包括：连接部件，包含半导体材料；第一电极膜，设置在所述连接部件的至少上方；第一绝缘膜，设置在所述第一电极膜上；积层体，设置在所述第一绝缘膜上，并且由第二电极膜及第二绝缘膜交替积层而成；三根以上的半导体柱，沿互不相同的两个以上的方向排列，并且在所述第二电极膜及所述第二绝缘膜的积层方向延伸，贯通所述积层体及所述第一绝缘膜而与所述连接部件连接；第三绝缘膜，设置在所述半导体柱与所述积层体之间、及所述连接部件与所述第一电极膜之间；以及电荷储存层，设置在所述第三绝缘膜中的至少所述第二电极膜与所述半导体柱之间。
半导体存储装置及其制造方法

[发明专利]存储器装置及形成存储器装置的方法-CN202080092053.4在审
发明人： 福住嘉晃;合田晃 -专利权人：美光科技公司
申请日： 2020-12-20 - 公布日： 2022-08-19 - 主分类号： H01L27/11582 文献下载
摘要：一些实施例包含一种形成存储器装置的方法。将组合件形成为具有延伸通过交错绝缘及导电层级的堆叠并延伸到所述堆叠下方的第一材料中的沟道结构。反转所述组合件，使得所述第一材料在所述堆叠上方，且使得所述沟道结构的第一区域在所述堆叠下方。将所述第一区域中的至少一些与控制电路系统电耦合。移除所述第一材料中的至少一些，且暴露所述沟道结构的第二区域。邻近所述沟道结构的所述经暴露第二区域形成导电掺杂半导体材料。将掺杂剂从所述导电掺杂半导体材料向外扩散到所述沟道结构中。一些实施例包含存储器装置(例如NAND存储器组合件)。
存储器装置形成方法

[发明专利]包含分层级堆叠的微电子装置及相关电子系统及方法-CN202111548304.8在审
发明人： 福住嘉晃;藤木润;M·J·金;S·古普塔;P·泰萨里欧;K·什鲁蒂;白桂鉉;K·A·里特尔;田中秋二;U·M·梅奥托;R·J·希尔;M·霍兰 -专利权人：美光科技公司
申请日： 2021-12-16 - 公布日： 2022-06-21 - 主分类号： H01L27/11524 文献下载
摘要：本申请案涉及包含分层级堆叠的微电子装置以及相关电子系统及方法。一种微电子装置包括：堆叠结构，其包括布置在层级中的导电结构与绝缘结构的竖直交替序列，所述堆叠结构划分为通过狭槽结构彼此分离的块结构；存储器单元串，其竖直延伸穿过所述堆叠结构的所述块结构，所述存储器单元串个别地包括竖直延伸穿过所述堆叠结构的沟道材料；额外堆叠结构，其竖直上覆在所述堆叠结构上且包括布置在额外层级中的额外导电结构与额外绝缘结构的竖直序列；第一支柱，其延伸穿过所述额外堆叠结构且竖直上覆在所述存储器单元串上，所述第一支柱中的每一者从对应存储器单元串的中心水平偏移；第二支柱，其延伸穿过所述额外堆叠结构且竖直上覆在所述存储器单元串上；及额外狭槽结构，其包括介电材料，所述介电材料延伸穿过所述额外堆叠结构的至少一部分且将所述块结构中的每一者细分为子块结构，所述额外狭槽结构水平相邻于所述第一支柱。还描述了相关微电子装置、电子系统及方法。
包含层级堆叠微电子装置相关电子系统方法

[发明专利]电容式感测NAND存储器的存储器阵列结构-CN202111457559.3在审
发明人： 福住嘉晃;藤木润;田中秋二;吉田政史;西户雅信;蒲田佳彦 -专利权人：美光科技公司
申请日： 2021-12-02 - 公布日： 2022-06-10 - 主分类号： G11C16/04 文献下载
摘要：本申请涉及电容式感测NAND存储器的存储器阵列结构。存储器单元阵列包含多个感测线，每个感测线具有在第二数据线和源极之间串联连接的相应多个通过门，并且具有电容耦合到其相应多个通过门的第一沟道的相应单元列结构子集，其中，对于所述多个感测线中的每个感测线，其相应单元列结构子集中的每个单元列结构连接到相应第一数据线子集中的相应第一数据线。
电容式感测 nand 存储器阵列结构

1
2
3
下一页»
尾页
共 41 条