|
|
钻瓜专利网为您找到相关结果 14个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件以及半导体系统-CN202310054015.5在审
-
田中信二;泽田阳平;森本薰夫
-
瑞萨电子株式会社
-
2023-02-03
-
2023-10-27
-
G11C7/06
- 本公开的各实施例涉及半导体器件以及半导体系统。一种半导体器件包括存储器阵列，存储器阵列具有以矩阵形式布置以存储条目的多个关联存储器单元。存储器阵列被划分为用于沿着列方向顺序地执行检索操作的多个存储器块，并且还包括：多个匹配线，对应于相应存储器块并且被对应地提供给每个存储器单元行；多个搜索线，对应于相应存储器块并且被对应地提供给每个存储器单元列；以及多个匹配放大器，对应于相应存储器块并且被提供给多个匹配线。对应地提供给在前存储器块的匹配线被设置为比对应地提供给后续存储器块的匹配线短。存储器阵列还包括定时控制单元，用于基于对应地提供给在前存储器块的匹配线的长度来控制驱动后续存储器块的搜索线的定时。
- 半导体器件以及半导体系统
- [发明专利]半导体器件-CN201610887820.6有效
-
田中信二;藪内诚;良田雄太
-
瑞萨电子株式会社
-
2012-02-28
-
2021-06-04
-
G11C7/08
- 本发明提供一种具有存储器的半导体器件，所述存储器在操作时序上的变化减少。例如，所述半导体器件设置有与位线正本并排布置的虚设位线和顺序耦合至所述虚设位线的列方向负载电路。各列方向负载电路设置有固定在截止状态的多个NMOS晶体管，所述多个NMOS晶体管中的预先确定的一些NMOS晶体管使源极和漏极适当地耦合至所述虚设位线中的任一个虚设位线。将伴随预先确定的NMOS晶体管的扩散层电容的负载电容加至所述虚设位线，并且对应于所述负载电容，设置从译码激活信号至虚设位线信号的延迟时间。当设置读出放大器的启动时序时，采用所述虚设位线信号。
- 半导体器件
- [发明专利]半导体存储器件-CN201510131835.5有效
-
佐野聪明;柴田健;田中信二;薮内诚;前田德章
-
瑞萨电子株式会社
-
2015-03-24
-
2020-09-01
-
G11C11/413
- 本公开的各个实施例提供的半导体存储器件可以增加写入裕度并且抑制芯片面积的增加。该半导体存储器件包括：多个存储器单元，按矩阵布置；多个位线对，对应于存储器单元的每一列而布置；写入驱动器电路，其根据写入数据来将数据传输至所选列的位线对；以及写入辅助电路，其将在所选列的位线对中的在低电位侧上的位线驱动至负电压电平。该写入辅助电路包括：第一信号布线；第一驱动器电路，其根据控制信号来驱动第一信号布线；以及第二信号布线，其耦合至在低电位侧上的位线，并且基于与第一信号布线的接线间耦合电容、通过第一驱动器电路的驱动，来生成负电压。
- 半导体存储器件
- [发明专利]半导体器件-CN201911144021.X在审
-
薮内诚;田中信二
-
瑞萨电子株式会社
-
2019-11-20
-
2020-06-26
-
G11C11/417
- 本公开的实施例涉及半导体器件。提供一种能够提高工作裕度的半导体器件。该半导体器件包括存储器电路，其包括由SOTB晶体管构成的存储器单元；以及模式指定电路，其针对第一模式或第二模式切换存储器电路的操作模式。该存储器电路包括衬底偏置生成电路，其向SOTB晶体管供应衬底偏置电压；以及定时信号生成电路，其生成用于存储器电路的读取操作或写入操作的定时信号。在第二模式下，衬底偏置生成电路不向SOTB晶体管供应衬底偏置电压。
- 半导体器件
- [发明专利]半导体器件-CN201210047806.7有效
-
田中信二;藪内诚;良田雄太
-
瑞萨电子株式会社
-
2012-02-28
-
2012-09-05
-
G11C11/413
- 本发明提供一种具有存储器的半导体器件，所述存储器在操作时序上的变化减少。例如，所述半导体器件设置有与位线正本并排布置的虚设位线和顺序耦合至所述虚设位线的列方向负载电路。各列方向负载电路设置有固定在截止状态的多个NMOS晶体管，所述多个NMOS晶体管中的预先确定的一些NMOS晶体管使源极和漏极适当地耦合至所述虚设位线中的任一个虚设位线。将伴随预先确定的NMOS晶体管的扩散层电容的负载电容加至所述虚设位线，并且对应于所述负载电容，设置从译码激活信号至虚设位线信号的延迟时间。当设置读出放大器的启动时序时，采用所述虚设位线信号。
- 半导体器件
- [发明专利]半导体存储器-CN97118413.5无效
-
田中信二
-
三菱电机株式会社
-
1997-09-04
-
1998-08-05
-
G11C11/40
- 在现有的半导体存储器中,当选择线固定在低电位时,必须在存储器阵列内重新配置电源线Vss,存在出现浪费的问题。具有配置在低电位电源线24和选择线16之间的N型晶体管26,低电位电源线24与读出放大器22连接,读出放大器22与连接到存储单元的位线对21连接并将位线对21的微小电位放大,选择线16通过译码器15来选择存储单元,还具有以选择线激活信号和SA激活信号作为输入的控制电路27,控制电路27的输出与N型晶体管26的栅极连接。
- 半导体存储器
|
