|
钻瓜专利网为您找到相关结果 24个,建议您 升级VIP下载更多相关专利
- [实用新型]LDMOS及集成LDMOS器件-CN201120374940.9有效
-
乔明;毛焜;张波
-
深圳市联德合微电子有限公司
-
2011-09-28
-
2012-06-13
-
H01L29/78
- 本实用新型公开了LDMOS及集成LDMOS器件。一种半导体器件,包括位于p型衬底10中的LDMOS 1、CMOS 2、NPN 3和埋沟电阻4。其中LDMOS 1包括n型漂移区20、p+阱接触区40、p型体区70、n+源区50、n+漏区60、栅介质层100、源极金属80、漏极金属90、场氧化层110、金属前介质120,所述n型漂移区20与所述p型体区70间无间隔,还包括至少一个p型降场层30A和至少一个p型掩埋阱30B,所述p型掩埋阱30B位于所述p型体区70下且与所述p型体区70接触,所述p型降场层30A位于所述场氧化层110下、被所述n型漂移区20包围且与所述场氧化层110间有间隔。本实用新型的LDMOS具有低导通电阻和高耐压、易于集成且整个半导体器件的制造工艺步骤简单、对设备要求不高。
- ldmos集成器件
- [实用新型]LIGBT输出级集成电路-CN201120379483.2有效
-
乔明;赵磊;张波
-
深圳市联德合微电子有限公司
-
2011-09-28
-
2012-05-23
-
H03K19/094
- 本实用新型涉及LIGBT输出级集成电路,其包括控制电路以及LDMOS输出级与LIGBT输出级,所述LDMOS输出级与LIGBT输出级的栅极与控制电路连接,其中在电位相同时,所述LDMOS输出级的源极与LIGBT输出级的阴极连接,所述LDMOS输出级的漏极与LIGBT输出级的阳极连接。由于LDMOS器件耐压与导通电阻之间的矛盾,使LDMOS作为集成电路输出级时,具有较大的导通电阻,增加了集成电路输出级的导通损耗。本实用新型采用具有电导调制效应的LIGBT输出级,降低输出级单位面积的导通电阻,提高输出级单位面积的电流能力,从而减小集成电路面积及节约芯片成本。
- ligbt输出集成电路
- [实用新型]多通道LDMOS器件-CN201120374842.5有效
-
毛焜
-
深圳市联德合微电子有限公司
-
2011-09-28
-
2012-04-25
-
H01L29/10
- 本实用新型公开了多通道LDMOS器件。一种多通道LDMOS,包括位于衬底1中的源区5、漏区6、栅介质层10、场氧化层11、金属前介质12、漂移区2、衬底阱接触区4、衬底阱7、源极金属8和漏极金属9,所述衬底阱7与所述漂移区2间无间隔,所述漂移区2的导电类型与所述多通道LDMOS的沟道导电类型相同,所述衬底阱7的导电类型与所述多通道LDMOS的沟道导电类型相反,还包括埋层条阵列,所述埋层条阵列包括至少一排横向排布的多个第一埋层条3A,所述埋层条阵列位于所述场氧化层11下方、被所述漂移区2包围且距离所述场氧化层11一段距离,所述第一埋层条3A的导电类型与所述多通道LDMOS的沟道导电类型相反。本实用新型有效降低了LDMOS晶体管的导通电阻。
- 通道ldmos器件
- [发明专利]一种多通道LDMOS及其制备方法-CN201110005812.1有效
-
毛焜
-
深圳市联德合微电子有限公司
-
2011-01-12
-
2011-06-15
-
H01L29/78
- 本发明公开了一种多通道LDMOS及其制备方法。一种多通道LDMOS,包括位于衬底1中的源区5、漏区6、栅介质层10、场氧化层11、金属前介质12、漂移区2、衬底阱接触区4、衬底阱7、源极金属8和漏极金属9,所述衬底阱7与所述漂移区2间无间隔,所述漂移区2的导电类型与所述多通道LDMOS的沟道导电类型相同,所述衬底阱7的导电类型与所述多通道LDMOS的沟道导电类型相反,还包括埋层条阵列,所述埋层条阵列包括至少一排横向排布的多个第一埋层条3A,所述埋层条阵列位于所述场氧化层11下方、被所述漂移区2包围且距离所述场氧化层11一段距离,所述第一埋层条3A的导电类型与所述多通道LDMOS的沟道导电类型相反。本发明有效降低了LDMOS晶体管的导通电阻。
- 一种通道ldmos及其制备方法
|