“海力士半导体有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果1756个，建议您升级VIP下载更多相关专利

[发明专利]非易失性半导体器件-CN201210115758.0有效
发明人：崔大一;朴进寿;李在浩;刘炳晟 -专利权人： 海力士半导体有限公司
申请日： 2012-04-19 - 公布日： 2017-03-01 - 主分类号： G11C16/24 文献下载
摘要：一种非易失性存储器器件包括多个全局字线；电压泵，配置为生成具有不同电压电平的多个电压；控制单元，配置为响应于输入行地址而将多个全局字线划分成第一组和第二组，并生成控制信号；第一选择单元，配置为输出要施加到第一组的全局字线的至少两个不同电压；第二选择单元，配置为输出要施加到第二组的全局字线的电压；以及第三选择单元，配置为向第一组的全局字线施加第一选择单元的输出电压并向第二组的全局字线施加第二选择单元的输出电压。
非易失性半导体器件

[发明专利]半导体器件-CN201210119622.7有效
发明人：李根一 -专利权人： 海力士半导体有限公司
申请日： 2012-04-23 - 公布日： 2017-03-01 - 主分类号： H03K5/04 文献下载
摘要：一种半导体器件包括阻抗控制信号发生单元，被配置成产生用于控制阻抗值的阻抗控制信号；第一处理单元，被配置成响应于第一设定值来处理阻抗控制信号且产生第一处理信号；第一时钟终端单元，其被配置成与第一时钟路径耦接且响应于阻抗控制信号来确定阻抗值；以及第二时钟终端单元，其被配置成与第二时钟路径耦接且响应于第一处理信号来确定阻抗值。
半导体器件

[发明专利]半导体器件及其制造方法-CN201210052986.8有效
发明人：金美慧;南炳燮 -专利权人： 海力士半导体有限公司
申请日： 2012-03-02 - 公布日： 2017-03-01 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种半导体器件及其制造方法。所述半导体器件包括衬底，所述衬底具有第一区和布置在第一区两侧的第二区；第一组导线，所述第一组导线在衬底上从第一区延伸至第二区；第二组导线，所述第二组导线在衬底上与第一组导线交替，并且从第一区延伸至第二区；层间绝缘层，所述层间绝缘层形成在衬底之上；绝缘层，所述绝缘层形成在第二区中的层间绝缘层和第一组导线的第一开放区中；以及接触插塞，所述接触插塞与形成在第二区中的层间绝缘层的第二开放区中的第二组导线接触。
半导体器件及其制造方法

[发明专利]非易失性存储器件-CN201210137572.5有效
发明人：任爀祥;金光锡;宋泽相;朴哲贤 -专利权人： 海力士半导体有限公司
申请日： 2012-05-07 - 公布日： 2017-03-01 - 主分类号： G11C16/26 文献下载
摘要：一种非易失性存储器件包括存储器单元，所述存储器单元包括电阻可变器件和用于控制流经所述电阻可变器件的电流的开关单元；读取参考电压发生器，所述读取参考电压发生器被配置成根据在所述开关单元中发生的歪斜而产生参考电压；以及感测放大器，所述感测放大器被配置成基于所述参考电压来感测对应于流经所述电阻可变器件的电流的电压。
非易失性存储器

[发明专利]半导体存储装置的地址延迟电路-CN201110309520.7有效
发明人：高在范 -专利权人： 海力士半导体有限公司
申请日： 2011-10-13 - 公布日： 2016-11-30 - 主分类号： G11C11/4063 文献下载
摘要：本发明提供一种半导体存储装置的地址延迟电路，包括：第一组控制脉冲发生单元，所述第一组控制脉冲发生单元被配置成在输入第一组列地址选通脉冲且经过与时钟的一个周期的第一设定倍数对应的时间之后产生第一控制脉冲；第二组控制脉冲发生单元，所述第二组控制脉冲发生单元被配置成在输入第二组列地址选通脉冲且经过与时钟的一个周期的第二设定倍数对应的时间之后产生第二控制脉冲；第一地址存储单元，所述第一地址存储单元被配置成响应于第一控制脉冲来接收和储存第一组外部地址，且输出第一组内部地址；以及第二地址存储单元，所述第二地址存储单元被配置成响应于第二控制脉冲来接收和储存第二组外部地址，且输出第二组内部地址。
半导体存储装置地址延迟电路

[发明专利]半导体存储器件和包括它的半导体存储系统-CN201110000930.3有效
发明人：玉成华 -专利权人： 海力士半导体有限公司
申请日： 2011-01-05 - 公布日： 2016-11-09 - 主分类号： G11C11/4063 文献下载
摘要：本发明涉及一种半导体存储器件，包括：内部时钟信号发生单元，被配置为响应于外部时钟信号产生内部时钟信号；内部数据选通信号发生单元，被配置为响应于外部数据选通信号产生内部数据选通信号；相位比较单元，被配置为将响应于内部虚拟写入命令而被使能的写入路径中所使用的内部时钟信号与内部数据选通信号的相位彼此相比较；以及输出单元，被配置为输出相位比较单元的输出信号。
半导体存储器件包括存储系统

[发明专利]半导体器件及其制造方法-CN201110398013.5有效
发明人：刘敏秀 -专利权人： 海力士半导体有限公司
申请日： 2011-11-30 - 公布日： 2016-11-02 - 主分类号： H01L27/108 文献下载
摘要：本发明公开半导体器件及其制造方法，其中使储存节点触点与有源区之间完全重叠以解决蚀刻工序中的覆盖问题并且增加了储存节点的蚀刻宽度以改善工序裕量。该半导体器件包括：主栅极和器件隔离结构，这两者布置于半导体基板中；隔离图案，其布置于所述器件隔离结构上；以及触点插塞，其布置于所述隔离图案的各侧部处。
半导体器件及其制造方法

[发明专利]具有垂直存储器单元的非易失性存储器件及其制造方法-CN201210081695.1有效
发明人：安正烈 -专利权人： 海力士半导体有限公司
申请日： 2012-03-26 - 公布日： 2016-10-26 - 主分类号： H01L27/115 文献下载
摘要：本发明公开了一种非易失性存储器件及用于制造非易失性存储器件的方法，所述非易失性存储器件包括：多个栅电极，所述多个栅电极堆叠在半导体衬底之上，并且沿着半导体衬底在第一方向延伸；以及多个结层，所述多个结层具有从半导体衬底突出并且与栅电极交叉的第一区域，以及形成在栅电极之间的第二区域。
具有垂直存储器单元非易失性存储器及其制造方法

[发明专利]非易失性存储器件及其制造方法和操作方法-CN201610109630.1在审
发明人：李南宰 -专利权人： 海力士半导体有限公司
申请日： 2012-03-02 - 公布日： 2016-07-06 - 主分类号： H01L27/115 文献下载
摘要：本发明公开一种非易失性存储器件。所述非易失性存储器件包括：交替地彼此平行布置的位线和源极线；以及交替地布置在位线与源极线之间并且每个包括漏极选择晶体管、存储器晶体管和源极选择晶体管的偶数串和奇数串。漏极选择晶体管包括结构与存储器晶体管相同的第一漏极选择晶体管和结构与源极选择晶体管相同的第二漏极选择晶体管。所述非易失性存储器件还包括与所述偶数串的第一漏极选择晶体管和奇数串的第二漏极选择晶体管连接的偶数漏极选择线，以及与奇数串的第一漏极选择晶体管和偶数串的第二漏极选择晶体管连接的奇数漏极选择线。
非易失性存储器及其制造方法操作方法

[发明专利]非易失性存储器件及其制造方法-CN201110279511.8有效
发明人：朴丙洙 -专利权人： 海力士半导体有限公司
申请日： 2011-09-20 - 公布日： 2016-04-06 - 主分类号： H01L27/115 文献下载
摘要：本发明公开了一种非易失性存储器件，包括：半导体衬底，所述半导体衬底具有外围电路区和单元区，其中，半导体衬底的单元区在高度上比半导体衬底的外围电路区低；控制栅结构，所述控制栅结构设置在半导体衬底的单元区之上，且包括与多个控制栅电极交替层叠的多个层间电介质层；第一绝缘层，所述第一绝缘层覆盖形成有控制栅结构的半导体衬底的单元区；选择栅电极，所述选择栅电极设置在第一绝缘层之上；以及外围电路器件，所述外围电路器件设置在半导体衬底的外围电路区之上。
非易失性存储器及其制造方法

[发明专利]半导体存储装置的占空比校正电路-CN201510300988.8在审
发明人：李惠英 -专利权人： 海力士半导体有限公司
申请日： 2011-03-03 - 公布日： 2015-11-11 - 主分类号： H03K5/156 文献下载
摘要：本发明提供一种半导体存储装置的占空比校正电路，包括：占空比校正单元，被配置为响应于占空比校正范围控制信号来确定占空比校正范围，响应于占空比校正码来将输入时钟的占空比校正为落在所确定的占空比校正范围内，并产生占空比校正时钟；占空比检测单元，被配置为检测占空比校正时钟的占空比，并输出占空比信息；以及占空比校正码发生单元，被配置为基于占空比信息来产生占空比校正码。
半导体存储装置校正电路

[发明专利]局部离子注入设备及方法-CN201510158234.3在审
发明人：卢俓奉;金东锡 -专利权人： 海力士半导体有限公司
申请日： 2008-03-24 - 公布日： 2015-07-08 - 主分类号： H01J37/317 文献下载
摘要：本发明公开了一种用于将离子注入晶片的设备以及局部离子注入方法。此局部离子注入设备和方法期望地提供对所注入的掺杂剂的能量的控制。该局部离子注入设备通常包括离子束发生器、以及第一和第二减速单元。该第一减速单元减速由该离子束发生器产生的离子束的能量；且随后的第二减速单元根据晶片区域将该能量进一步减速为不同能量水平，其中离子将被注入晶片区域。
局部离子注入设备方法

[发明专利]具有掩埋栅的半导体器件及其制造方法-CN201010240020.8有效
发明人：张世亿 -专利权人： 海力士半导体有限公司
申请日： 2010-07-29 - 公布日： 2015-02-18 - 主分类号： H01L27/105 文献下载
摘要：本发明提供一种半导体器件，包括：第一区和第二区；配置在第一区中的掩埋栅；以及围绕第一区的防氧化阻挡层。
具有掩埋半导体器件及其制造方法

[发明专利]闪存器件及其中闪存单元块的擦除方法-CN201410337920.2在审
发明人：丁民中;郑丙官;姜泰圭 -专利权人： 海力士半导体有限公司
申请日： 2006-12-31 - 公布日： 2014-10-29 - 主分类号： G11C16/16 文献下载
摘要：本申请涉及闪存器件及其中闪存单元块的擦除方法。闪存器件包括具有多个块的存储器单元阵列。地址寄存器部被配置为接收要擦除的多个块中的要擦除的第一块的起始块地址和要擦除的最后块的最后块地址。控制逻辑电路被配置为输出擦除命令信号和与要擦除的块之一对应的擦除块地址。块地址比较部被配置为比较控制逻辑电路输出的擦除块地址与最后块地址，如果擦除块地址和最后块地址不同，则向控制逻辑电路输出擦除进展信号。控制逻辑电路在接收到擦除进展信号时输出要擦除的另一块的擦除块地址，直到要擦除的最后块已经或正在被擦除。地址寄存器部包括配置为存储起始块地址的第一地址寄存器和配置为存储最后块地址的第二地址寄存器。
闪存器件其中单元擦除方法

[发明专利]用于测试设定/保持时间的设备和方法-CN201310280870.4有效
发明人：李政勋 -专利权人： 海力士半导体有限公司
申请日： 2009-04-16 - 公布日： 2013-12-11 - 主分类号： G11C29/02 文献下载
摘要：本发明涉及用于测试设定/保持时间的设备和方法。该方法包括：当测试模式处在禁用状态下时，根据第一输入数据校准芯片外驱动器的输出数据电平；以及当测试模式处在启用状态下时，根据第二输入数据校准多个数据输入单元当中的选择的数据输入单元的设定/保持时间。
用于测试设定保持时间设备方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top