“海力士半导体有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果1756个，建议您升级VIP下载更多相关专利

[发明专利]非易失性存储装置及用于处理其配置信息的方法-CN201110036145.3有效
发明人：金京男 -专利权人： 海力士半导体有限公司
申请日： 2011-02-11 - 公布日： 2012-01-11 - 主分类号： G11C16/06 文献下载
摘要：本发明提供一种非易失性存储装置以及一种用于在加电操作期间处理多个配置数据组的方法。所述非易失性存储装置包括存储器件，所述存储器件包括用于储存配置数据组的配置信息存储块。配置信息处理电路被配置为在第一控制时钟信号的控制下，确定在作为加电操作的初始阶段的第一时段期间从存储器件输出的配置数据组的大数。配置信息处理电路还被配置为在周期比第一控制时钟信号的周期短的第二控制时钟信号的控制下，确定在第一时段之后的第二时段期间从存储器件输出的配置数据组的大数。
非易失性存储装置用于处理配置信息方法

[发明专利]感测放大器和包括感测放大器的半导体装置-CN201110040456.7有效
发明人：林奎南;崔烘硕;庆箕明;朴文必;朴善花 -专利权人： 海力士半导体有限公司
申请日： 2011-02-18 - 公布日： 2012-01-11 - 主分类号： G11C7/06 文献下载
摘要：本发明提供一种感测放大器和一种包括感测放大器的半导体装置，所述感测放大器被配置为传送第一数据I/O线上的数据至第二数据I/O线，或者传送第二数据I/O上的数据至第一数据I/O线。第一数据I/O线在激活操作期间与第二数据I/O线实质地持续耦合。
放大器包括半导体装置

[发明专利]用于控制层叠芯片的刷新操作的半导体系统、器件和方法-CN201110042329.0有效
发明人：朴炳权 -专利权人： 海力士半导体有限公司
申请日： 2011-02-22 - 公布日： 2012-01-11 - 主分类号： G11C11/402 文献下载
摘要：一种用于控制多个层叠半导体芯片的刷新操作的系统，包括：第一半导体芯片，被配置为将用于执行刷新操作的刷新信号和半导体芯片辨别信号输出；以及多个第二半导体芯片，被配置为响应于刷新信号和半导体芯片辨别信号以不同的定时来执行刷新操作。
用于控制层叠芯片刷新操作半导体系统器件方法

[发明专利]半导体存储器件及其操作方法-CN201110183357.4有效
发明人：刘炳晟;朴镇寿 -专利权人： 海力士半导体有限公司
申请日： 2011-07-01 - 公布日： 2012-01-11 - 主分类号： G11C5/02 文献下载
摘要：本发明公开一种半导体存储器件，包括：存储器单元阵列，所述存储器单元阵列包括单元串，所述单元串的每个包括多个存储器单元；位线，所述位线与各个单元串耦接；以及页缓冲器，所述页缓冲器被配置为在感测操作中将参考电流与各个位线的电流进行比较，并基于比较的结果输出与选中的存储器单元的阈值电压电平相对应的感测数据。
半导体存储器件及其操作方法

[发明专利]非易失性存储器件及其操作方法-CN201010284763.5有效
发明人：金南经;崔正旻 -专利权人： 海力士半导体有限公司
申请日： 2010-09-17 - 公布日： 2012-01-11 - 主分类号： G11C16/10 文献下载
摘要：本发明公开了一种非易失性存储器件，包括：多个存储块；多个擦除检测单元，分别设置在所述多个存储块处，并被配置为各自检测相应的存储块的擦除；以及控制单元，被配置为当在存储块上执行的擦除操作的次数大于基准值时，确定所述存储块是坏块，其中在存储块上执行的擦除操作的次数是由相应的擦除检测单元检测的。
非易失性存储器及其操作方法

[发明专利]半导体存储器件的操作方法-CN201110021404.5有效
发明人：郑丙官 -专利权人： 海力士半导体有限公司
申请日： 2011-01-19 - 公布日： 2012-01-11 - 主分类号： G11C16/06 文献下载
摘要：本发明涉及一种半导体存储器件的操作方法，包括以下步骤：擦除存储块的存储器单元以将存储器单元设置为第一擦除状态；对存储块的存储器单元中的一部分编程以使它们转变为编程状态；提高存储块中的选中的存储器单元的阈值电压并使选中的存储器单元从编程状态转变为第二擦除状态；以及从处在第一擦除状态下、编程状态下和第二擦除状态下的存储器单元中读取数据，并使从第一擦除状态下和第二擦除状态下的存储器单元读取的数据以相同的值输出。
半导体存储器件操作方法

[发明专利]包括半导体器件和控制器的系统及其操作方法-CN201010541786.X有效
发明人：刘正宅 -专利权人： 海力士半导体有限公司
申请日： 2010-11-12 - 公布日： 2012-01-11 - 主分类号： G11C7/12 文献下载
摘要：本发明提供一种半导体器件，包括：器件标识检测码输出模块，其被配置当半导体器件进入标识(ID)读取模式时，向半导体器件的外部输出器件标识检测码；码比较模块，其被配置为当半导体器件进入器件选择模式时，将从外部施加的器件选择码与器件标识检测码进行比较，并基于比较结果来产生器件匹配信号；以及内部电路模块，其被配置为当半导体器件进入操作控制模式时，基于器件匹配信号来确定是否要执行预定的内部操作。
包括半导体器件控制器系统及其操作方法

[发明专利]延迟锁定环-CN201010287552.7有效
发明人：全仙光 -专利权人： 海力士半导体有限公司
申请日： 2010-09-20 - 公布日： 2012-01-11 - 主分类号： H03L7/08 文献下载
摘要：本发明公开了一种延迟锁定环，所述延迟锁定环包括：延迟量设置单元，被配置为设置外部时钟信号的延迟量；粗略延迟单元，被配置为基于第一单位持续时间，将所述外部时钟信号初次延迟所设置的所述延迟量，所述第一单位持续时间是所述粗略延迟单元的单位延迟量；以及精细延迟单元，被配置为基于第二单位持续时间，对所述经初次延迟的时钟信号进行精细的二次延迟，所述第二单位持续时间是所述精细延迟单元的单位延迟量，并且所述第二单位持续时间比所述第一单位持续时间小。
延迟锁定

[发明专利]半导体存储装置及其制造方法-CN201110190297.9无效
发明人：金栢满;金俊基;殷庸硕;卢俓奉 -专利权人： 海力士半导体有限公司
申请日： 2011-07-07 - 公布日： 2012-01-11 - 主分类号： H01L27/108 文献下载
摘要：一种半导体存储装置，包括：有源区，从基板向上突起，其中有源区在基板上布置成邻近沟槽；第一杂质区，形成在有源区的上部；第二杂质区，形成在有源区的下部；栅极介电层，沿着第一杂质区与第二杂质区之间的有源区的侧面形成；栅极电极层，形成在栅极介电层上；埋入式位线，形成在沟槽的下部；及多晶硅层，形成在埋入式位线上方，其中多晶硅层电连接埋入式位线与第二杂质区。
半导体存储装置及其制造方法

[发明专利]形成精细图案的方法-CN201010558609.2无效
发明人：金大祐 -专利权人： 海力士半导体有限公司
申请日： 2010-11-25 - 公布日： 2012-01-11 - 主分类号： H01L21/027 文献下载
摘要：本发明涉及一种形成精细图案的方法，包括以下步骤：在基础层上形成具有酸扩散速率的第一辅助层；述第一辅助层上形成透光的第二辅助层，所述第二辅助层具有比第一辅助层更慢的酸扩散速率；将第一辅助层和第二辅助层曝光，以在第一辅助层和第二辅助层的曝光区域中产生酸；以使酸在第一辅助层中扩散得比在第二辅助层中更快的方式，使用烘焙工艺来使酸扩散；去除第一辅助层和第二辅助层中的酸扩散区域，以形成第一辅助图案和第二辅助图案，第二辅助图案的宽度比第一辅助图案更宽；使用硬掩模材料填充第一辅助层的去除区域；以及去除在第二辅助图案之间暴露的硬掩模材料，以在第一辅助图案的侧壁上形成硬掩模图案。
形成精细图案方法

[发明专利]形成半导体存储器件导线的方法-CN201010614788.7无效
发明人：禹元植 -专利权人： 海力士半导体有限公司
申请日： 2010-12-30 - 公布日： 2012-01-11 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种形成半导体存储器件导线的方法，所述方法包括以下步骤：在基础层之上形成第一多晶硅层；通过将所述第一多晶硅层图案化来形成第一多晶硅图案；使用绝缘层填充所述第一多晶硅图案之间的空间；刻蚀所述第一多晶硅图案的上部以形成凹陷区；在所述凹陷区的侧壁上形成间隔件；使用第二多晶硅层填充所述凹陷区以形成第二多晶硅图案；以及执行金属硅化工艺以使第二多晶硅图案转化为金属硅化物图案。
形成半导体存储器件导线方法

[发明专利]用离子注入形成掩模层的方法及用其制造的半导体器件-CN201010556753.2无效
发明人：金原圭 -专利权人： 海力士半导体有限公司
申请日： 2010-11-24 - 公布日： 2012-01-11 - 主分类号： H01L21/3213 文献下载
摘要：本发明涉及一种形成半导体器件的掩模层的方法，包括以下步骤：形成由沟槽分隔开的多个柱结构；形成部分地填充沟槽并使每个柱结构的上部侧壁暴露的间隙填充材料；形成覆盖柱结构和间隙填充材料的掩模层；对掩模层执行离子注入以形成注入部分和未注入部分，所述注入部分覆盖所述间隙填充材料的上部和每个柱结构的上部侧壁的一侧，所述未注入部分覆盖每个柱结构的上部侧壁的另一侧；在掩模层之上形成牺牲层；暴露掩模层的未注入部分；和选择性地去除所暴露出的未注入部分。
离子注入形成掩模层方法制造半导体器件

[发明专利]形成半导体器件的图案的方法-CN201010536292.2无效
发明人：玄灿顺 -专利权人： 海力士半导体有限公司
申请日： 2010-11-09 - 公布日： 2012-01-11 - 主分类号： H01L21/3213 文献下载
摘要：一种形成半导体器件的图案的方法，包括以下步骤：在包括单元区和选择晶体管区的基础层之上形成辅助层；在所述辅助层之上形成第一钝化层，其中所述第一钝化层遮挡选择晶体管区的辅助层，并且将单元区的辅助层开放；以及在所述第一钝化层之上形成(a)宽度比所述第一钝化层窄的第一光致抗蚀剂图案，并且在辅助层的开放的区域之上形成(b)第二光致抗蚀剂图案，第二光致抗蚀剂图案的每个的宽度比第一光致抗蚀剂图案窄，其中所述第一和第二光致抗蚀剂图案之间的间隙与在第二光致抗蚀剂图案之间限定的间隙的宽度相同。
形成半导体器件图案方法

[发明专利]形成半导体器件的接触孔的方法-CN201010604280.9无效
发明人：李圣权;卜喆圭;宣俊劦;李视英;方钟植 -专利权人： 海力士半导体有限公司
申请日： 2010-12-24 - 公布日： 2012-01-11 - 主分类号： H01L21/768 文献下载
摘要：一种形成半导体器件的接触孔的方法，包括以下步骤：在刻蚀目标层之上形成硬掩模；在硬掩模之上形成第一线图案；在硬掩模与第一线图案之上沿着与第一线图案相交叉的方向形成第二线图案；使用第一和第二线图案作为刻蚀阻挡层来刻蚀硬掩模而形成网状硬掩模图案；以及使用网状硬掩模图案作为刻蚀阻挡层来对刻蚀目标层进行刻蚀而形成接触孔。
形成半导体器件接触方法

[发明专利]堆叠封装-CN201110225232.3有效
发明人：裵振浩;郑冠镐;李雄宣 -专利权人： 海力士半导体有限公司
申请日： 2011-06-16 - 公布日： 2011-12-21 - 主分类号： H01L23/488 文献下载
摘要：一种堆叠封装，包括：核心层，具有第一表面和第二表面，且包括第一电路布线；第一半导体器件，设置在核心层的第二表面上；第一树脂层，形成在核心层的第二表面上以覆盖第一半导体器件；第二电路布线，形成在第一树脂层上并且电连接第一半导体器件；第二半导体器件，设置在包括第二电路布线的第一树脂层之上并且电连接第二电路布线；第二树脂层，形成在第二电路布线和第一树脂层上以覆盖第二半导体器件；以及多个通路图案，形成为贯穿第一树脂层和核心层，并且电连接第一电路布线和第二电路布线。
堆叠封装

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top