“桥本良知”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果37个，建议您升级VIP下载更多相关专利

[发明专利]衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质-CN202310061844.6在审
发明人：中谷公彦;桥本良知 -专利权人：株式会社国际电气
申请日： 2023-01-18 - 公布日： 2023-09-15 - 主分类号： C23C16/455 文献下载
摘要：本公开文本涉及衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质。提供能够抑制通过选择生长而形成的膜的因大气暴露导致的氧化的技术。其进行：(a)通过向具有第一表面和第二表面的衬底供给与前述第一表面反应的改性剂，从而在前述第一表面形成抑制剂层的工序；(b)通过向在前述第一表面形成有前述抑制剂层的前述衬底供给至少其一部分已被赋予第一能量的第一成膜剂，从而在前述第二表面上形成第一膜的工序；和(c)通过向在前述第二表面上形成有前述第一膜的前述衬底供给至少其一部分已被赋予比前述第一能量高的第二能量的第二成膜剂，从而在形成于前述第二表面上的前述第一膜上形成第二膜的工序。
衬底处理方法半导体器件制造装置记录介质

[发明专利]半导体装置的制造方法、基板处理装置和记录介质-CN201810474170.1有效
发明人： 桥本良知;中山雅则;永户雅也;松冈树;山下广树;新田贵史;岛本聪 -专利权人：株式会社国际电气
申请日： 2018-05-17 - 公布日： 2023-07-11 - 主分类号： H01L21/223 文献下载
摘要：本发明提供一种半导体装置的制造方法、基板处理装置和记录介质。提高在基板上形成的膜的特性。本申请的半导体装置的制造方法具有：准备在表面露出第一膜的基板的工序，该第一膜含有硅、氧、碳和氮，且氧原子浓度比硅原子浓度高，硅原子浓度比碳原子浓度高，碳原子浓度为氮原子浓度以上；以及通过对第一膜的表面供给被等离子体激发的含氮气体来改变第一膜的表面组成，使得第一膜的表面上的氮原子浓度比碳原子浓度高的工序。
半导体装置制造方法处理记录介质

[发明专利]半导体器件的制造方法、衬底处理装置-CN201910505141.1有效
发明人：松冈树;广濑义朗;桥本良知 -专利权人：株式会社国际电气
申请日： 2016-06-30 - 公布日： 2023-07-11 - 主分类号： H01L21/316 文献下载
摘要：本发明涉及半导体器件的制造方法、衬底处理装置，用于使形成在衬底上的膜的膜品质提高。该半导体器件的制造方法具有通过执行规定次数的循环而在衬底上形成膜的工序，该循环中不同时地执行如下工序：向处理室内的衬底供给包含规定元素的原料的工序、从处理室内除去原料的工序、向处理室内的衬底供给包含氮、碳以及氢的第1反应体的工序、从处理室内除去第1反应体的工序、向处理室内的衬底供给包含氧的第2反应体的工序、从处理室内除去第2反应体的工序，将除去原料的工序的实施时间设定为比除去第1反应体的工序的实施时间长，或者将除去第2反应体的工序的实施时间设定为比除去第1反应体的工序的实施时间长。
半导体器件制造方法衬底处理装置

[发明专利]衬底处理方法、半导体器件的制造方法、衬底处理系统、及记录介质-CN202211009070.4在审
发明人：原田胜吉;照井祐辅;桥本良知 -专利权人：株式会社国际电气
申请日： 2022-08-22 - 公布日： 2023-03-31 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及衬底处理方法、半导体器件的制造方法、衬底处理系统及记录介质。其课题在于提高形成于衬底上的氧化膜的膜质。本发明具有：(a)通过向衬底供给成膜剂，从而在前述衬底上形成第一膜的工序；(b)通过向前述衬底供给第一氧化剂，从而使前述第一膜的一部分氧化而在前述第一膜中添加氧的工序；和(c)通过向前述衬底供给第二氧化剂，从而使添加有氧的前述第一膜氧化而转化成包含氧化膜的第二膜的工序。
衬底处理方法半导体器件制造系统记录介质

[发明专利]半导体器件的制造方法、衬底处理装置、及程序-CN202080102612.5在审
发明人：山本隆治;中谷公彦;桥本良知;早稻田崇之;出贝求 -专利权人：株式会社国际电气
申请日： 2020-09-10 - 公布日： 2023-03-28 - 主分类号： H01L21/205 文献下载
摘要：本发明提供下述技术，所述技术进行：(a)向在表面露出第1基底和第2基底的衬底供给成膜阻碍气体，在第1基底的表面形成成膜阻碍层的工序；(b)向在第1基底的表面形成成膜阻碍层之后的衬底供给成膜气体，在第2基底的表面上形成膜的工序；和(c)在非等离子体的气氛下，向在第2基底的表面上形成膜之后的衬底供给与成膜阻碍层及膜发生化学反应的不含卤素的物质的工序。
半导体器件制造方法衬底处理装置程序

[发明专利]衬底处理方法、半导体器件的制造方法、衬底处理装置、及程序-CN202210686287.2在审
发明人：中谷公彦;早稻田崇之;宫田翔马;桥本良知 -专利权人：株式会社国际电气
申请日： 2022-06-16 - 公布日： 2023-03-17 - 主分类号： H01L21/3105 文献下载
摘要：本发明涉及衬底处理方法、半导体器件的制造方法、衬底处理装置及程序。提供能够将热处理后的膜选择性地除去的技术。进行下述工序：(a)通过在第1温度下将衬底暴露于成膜剂，从而在上述衬底上形成膜的工序；(b)在高于上述第1温度的第2温度下对上述膜进行热处理的工序；(c)通过将上述热处理后的上述膜暴露于变质剂，从而使其变质的工序；和(d)通过将上述变质后的上述膜暴露于除去剂，从而将其除去的工序。
衬底处理方法半导体器件制造装置程序

[发明专利]半导体器件的制造方法、衬底处理装置及记录介质-CN201910450015.0有效
发明人：原田胜吉;桥本良知;松冈树 -专利权人：株式会社国际电气
申请日： 2019-05-28 - 公布日： 2023-02-17 - 主分类号： C23C16/30 文献下载
摘要：本发明涉及半导体器件的制造方法、衬底处理装置、及记录介质。本发明的课题为提高形成于衬底上的SiON膜或SiO膜的衬底面内膜厚均匀性。解决手段为通过将下述循环实施规定次数，从而在衬底上形成包含Si、O及N的膜或者包含Si及O的膜，所述循环中，在SiCl4不发生气相分解的条件下非同时地进行下述工序：工序(a)，通过对所述衬底供给包含N及H的第1反应体，从而在所述衬底的表面形成NH末端；工序(b)，通过对所述衬底供给所述SiCl4作为原料，从而使形成于所述衬底的表面的NH末端与所述SiCl4反应，形成经SiCl封端的SiN层；和工序(c)，通过对所述衬底供给包含O的第2反应体，从而使所述经SiCl封端的SiN层与所述第2反应体反应。
半导体器件制造方法衬底处理装置记录介质

[发明专利]衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质-CN202210487617.5在审
发明人：出贝求;中谷公彦;桥本良知;早稻田崇之 -专利权人：株式会社国际电气
申请日： 2022-05-06 - 公布日： 2023-02-03 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及衬底处理方法、半导体器件的制造方法、衬底处理装置、及记录介质。提供能够在所期望的表面上选择性地形成膜的技术。进行下述工序：(a)向具有第1表面和第2表面的衬底供给含氟气体的工序；(b)向进行了(a)之后的上述衬底供给含氧及氢的气体和催化剂的工序；(c)向进行了(b)之后的上述衬底供给改性剂的工序；和(d)向进行了(c)之后的上述衬底供给成膜剂的工序。
衬底处理方法半导体器件制造装置记录介质

[发明专利]衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质-CN202210132429.0在审
发明人： 桥本良知;中谷公彦;早稻田崇之 -专利权人：株式会社国际电气
申请日： 2022-02-14 - 公布日： 2022-10-21 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质。提供提高用膜对凹部内进行填埋时的填埋特性的技术。进行下述工序：(a)向表面设置有下述凹部的衬底供给前体物质，使构成上述前体物质的分子的分子结构的至少一部分吸附于上述凹部的第1材料的表面，在上述第1材料的表面形成成膜抑制层的工序，其中，所述凹部的上表面及侧面由含有第1元素的第1材料构成，所述凹部的底面由含有与上述第1元素不同的第2元素的第2材料构成；和(b)通过向在上述第1材料的表面形成有上述成膜抑制层的上述衬底供给成膜物质，从而使膜在上述凹部的上述第2材料的表面上生长的工序。
衬底处理方法半导体器件制造装置记录介质

[发明专利]半导体装置的制造方法、基板处理装置和程序-CN202080091072.5在审
发明人：山口大吾;佐野敦;桥本良知 -专利权人：株式会社国际电气
申请日： 2020-02-27 - 公布日： 2022-08-12 - 主分类号： H01L21/31 文献下载
摘要：本发明具有：(a)在第一温度下将包含对在表面形成有凹部的基板供给原料气体的工序、对基板供给第一含氮和氢气体的工序、以及对基板供给第二含氮和氢气体的工序的循环进行预定次数，从而使包含原料气体、第一含氮和氢气体、以及第二含氮和氢气体中的至少一种所含的元素的低聚物在基板的表面和凹部内生成并生长、流动，在基板的表面和凹部内形成含低聚物层的工序；以及(b)在第一温度以上的第二温度下，对在基板的表面和凹部内形成有含低聚物层的基板进行后处理，从而使在基板的表面和凹部内形成的含低聚物层改性，以埋入凹部内的方式形成将含低聚物层改性而成的膜的工序。
半导体装置制造方法处理程序

[发明专利]半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质-CN202111597753.1在审
发明人： 桥本良知;藤友树;山下广树 -专利权人：株式会社国际电气
申请日： 2021-12-24 - 公布日： 2022-07-29 - 主分类号： C23C16/455 文献下载
摘要：本发明涉及半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质。提供能够在设置于衬底表面的凹部内以高的成膜速率形成高品质的膜的技术。具有通过将非同时地进行下述(a)～(c)的循环进行规定次数从而在上述凹部内形成膜的工序，(a)向在表面设置有凹部的衬底供给原料的工序；(b)向上述衬底供给含氮反应体的工序；和，(c)向上述衬底供给含氧反应体的工序，在(c)中，使至进行(c)之前为止形成于上述凹部内的层氧化而形成氧化层，并使在上述凹部内的上部形成的上述氧化层的氧化量多于在上述凹部内的下部形成的上述氧化层的氧化量。
半导体器件制造方法衬底处理装置记录介质

[发明专利]半导体装置的制造方法、基板处理方法、基板处理装置和记录介质-CN202210055071.6在审
发明人： 桥本良知;原田胜吉 -专利权人：株式会社国际电气
申请日： 2022-01-18 - 公布日： 2022-07-29 - 主分类号： C23C16/44 文献下载
摘要：本发明提供半导体装置的制造方法、基板处理方法、基板处理装置和记录介质，能够在设置于基板表面的凹部内以高成膜速率形成高质量的膜。通过将包含以下的(a)、(b)和(c)的循环进行预定次数从而在凹部内形成膜，(a)对于在表面设置了上述凹部的基板供给抑制原料吸附的吸附抑制剂，使上述吸附抑制剂吸附于上述凹部内的上部的吸附位点，形成吸附抑制层的工序；(b)对于上述基板供给上述原料，使上述原料吸附于存在于形成了上述吸附抑制层的上述凹部内的吸附位点，形成第一层的工序；(c)对于上述基板，供给与上述吸附抑制层和上述第一层这二者进行化学反应的第一反应体，将上述吸附抑制层和上述第一层改性为第二层的工序。
半导体装置制造方法处理记录介质

[发明专利]半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质-CN202110945727.7在审
发明人：清水富介;永户雅也;尾崎贵志;桥本良知;原田胜吉 -专利权人：株式会社国际电气
申请日： 2021-08-17 - 公布日： 2022-03-29 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质，其使在衬底上形成的氧化膜的特性提高。交替地进行形成包含原子X的第1氧化膜的工序，其非同时地进行下述工序：形成包含第1官能团键合在原子X上的成分的第1层的工序，和使第1层氧化而形成包含原子X及氧的第2层的工序；和形成包含原子X的第2氧化膜的工序，其非同时地进行下述工序：形成包含第1官能团键合在原子X上的成分的第3层的工序，和在成为氧化力比使第1层氧化时的氧化力高的处理条件下，形成使第3层氧化而包含原子X及氧的第4层的工序。
半导体器件制造方法衬底处理装置记录介质

[发明专利]半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质-CN202110716155.5在审
发明人：中谷公彦;桥本良知 -专利权人：株式会社国际电气
申请日： 2021-06-25 - 公布日： 2022-03-18 - 主分类号： H01L21/02 文献下载
摘要：本申请涉及半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质。提供提高用膜填埋凹部内时的埋入特性的技术。具有：(a)向表面设有凹部的衬底供给前处理气体，从而在凹部内的至少上部形成与成膜阻碍剂的反应性比该成膜阻碍剂与凹部内的表面的反应性高的基底膜的工序；(b)向衬底供给成膜阻碍剂，从而在形成于凹部内的至少上部的基底膜的表面中的与凹部内的上部对应的部分形成成膜阻碍层的工序；和(c)向衬底供给成膜气体，从而以凹部内的未形成成膜阻碍层的部分为起点使膜生长的工序。
半导体器件制造方法衬底处理装置记录介质

[发明专利]半导体器件的制造方法、衬底处理装置及程序-CN202080047973.4在审
发明人：越保信;奥田和幸;桥本良知;原田胜吉 -专利权人：株式会社国际电气
申请日： 2020-08-05 - 公布日： 2022-02-18 - 主分类号： C23C16/455 文献下载
摘要：本发明具有通过将包括下述(a)～(c)的循环进行规定次数从而在衬底上形成含有规定元素及氮的膜的成膜工序：(a)向处理室内的被加热至第1温度的衬底供给含有规定元素及卤素的原料气体而形成第1层的工序；(b)向处理室内的衬底供给含有氢且不含有氮的经等离子体激发的第1改性气体，使第1层改性而形成第2层的工序；和(c)向处理室内的衬底供给含有氮及氢的经等离子体激发的第2改性气体，使第2层改性而形成第3层的工序，其中，将(b)中的第1改性气体的供给时间TH设为比(c)中的第2改性气体的供给时间TN长。
半导体器件制造方法衬底处理装置程序

1
2
3
下一页»
尾页
共 37 条