“李彬鸿”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果89个，建议您升级VIP下载更多相关专利

[发明专利]一种光刻图形的优化方法及装置-CN202210071674.5有效
发明人：吴华标;叶甜春;朱纪军;罗军;李彬鸿;赵杰 -专利权人：锐立平芯微电子（广州）有限责任公司;广东省大湾区集成电路与系统应用研究院
申请日： 2022-01-21 - 公布日： 2023-09-26 - 主分类号： G03F7/20 文献下载
摘要：本申请实施例公开了一种光刻图形的优化方法及装置，该方法用于集成电路器件；具体包括：获取光刻图形的样本数据，样本数据包括所述目标图形区的第一尺寸信息以及所述至少两个材料层的材料信息；基于样本数据生成的第一光罩图形对光刻胶图层进行光刻，生成第一目标图形，第一目标图形的图形尺寸误差大于误差阈值；基于第一目标图形的图形尺寸误差进行光学邻近OPC校正，获得矫正后的第二光罩图形。本方案可以对图形尺寸误差超过阈值的第一光罩图形进行图形优化，获得图形尺寸误差更小的第二光罩图形，不仅提高了光刻的精度，避免出现光刻胶残留，且提高了后续的工艺窗口，提高产品的良品率。
一种光刻图形优化方法装置

[发明专利]一种场效应晶体管及其制作方法-CN202310641125.1在审
发明人：许滨滨;叶甜春;李彬鸿;罗军;许静;嵇彤 -专利权人：广东省大湾区集成电路与系统应用研究院
申请日： 2023-05-31 - 公布日： 2023-07-25 - 主分类号： H01L29/45 文献下载
摘要：本申请实施例公开了一种场效应晶体管及其制作方法，该方法中所述源极和所述漏极中至少一个包括层叠的第一电极层、第二电极层和第三电极层，其中，所述第一电极层和所述第三电极层中包括NiSi，所述第二电极层中包括HfO2，从而可以利用第二电极层中的HfO2阻挡第三电极层中的镍原子与有源区中的硅原子相互扩散，进而减缓硅化物在高温下快速团聚形成高阻NiSi2，提高金属电极中包括镍原子时，场效应晶体管的稳定性，即提高NiSi作为场效应晶体管的金属电极时的稳定性，同时利用第二电极层中的HfO2阻挡第三电极层中的镍原子与有源区中的硅原子相互扩散，还可以提高所述第一电极层和有源区之间的接触界面的平滑度。
一种场效应晶体管及其制作方法

[发明专利]一种FinFET及Fin-SOI的制造方法-CN202211571513.9在审
发明人：黄国泰;叶甜春;陈少民;李彬鸿;王云 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2022-12-08 - 公布日： 2023-06-23 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及FinFET的制造技术领域,公开了一种FinFET及Fin‑SOI的制造方法，包括以下步骤：S1：在晶圆上制作FinFET的鳍；S2：使用清洗溶液对FinFET进行清洗，增加FinFET的鳍的表面的疏水性，在实际使用时通过增加Fin表面的疏水性，可以降低Fin在干燥工艺中的干燥试剂的表面张力，进而解决FinFET的Fin在干燥工艺中的出现接合缺陷的问题。
一种 finfet fin soi 制造方法

[发明专利]一种写入驱动电路和电子设备-CN202310222650.X在审
发明人：王治安;赵星;李建忠;朱伟;李彬鸿;罗军;王云;薛静;叶甜春 -专利权人：广东省大湾区集成电路与系统应用研究院
申请日： 2023-03-08 - 公布日： 2023-06-06 - 主分类号： G11C11/16 文献下载
摘要：本发明提供一种写入驱动电路，包括背偏生成电路和磁隧道结电路，所述背偏生成电路的第一输入端用于获取写入数据，所述背偏生成电路的第二输入端用于获取读写控制信号，通过对写入数据和读写控制信号进行分析，提供与所述写入数据和读写控制信号相适配的背栅偏压，将所述背栅偏压作为所述磁隧道结电路的控制信号，从而能够根据实际读写情况所需的驱动能力，对写“0”、写“1”和读分别提供不同的背栅偏压，能够有效降低电路功耗。同时避免了传统字线驱动电路电源VCOM切换时间较长的问题，提高MRAM电路读写的速度，并且背栅调节功能应用到字线驱动电路设计中，可以很好的解决MRAM写入操作的超压问题，提高电路的可靠性。
一种写入驱动电路电子设备

[发明专利]光刻图形拼接方法及拼接误差检测方法-CN202211725772.2在审
发明人：吴华标;施亿昌;独俊红;叶甜春;陈少民;李彬鸿;苏炳熏 -专利权人：锐立平芯微电子（广州）有限责任公司;广东省大湾区集成电路与系统应用研究院
申请日： 2022-12-30 - 公布日： 2023-05-26 - 主分类号： G03F7/20 文献下载
摘要：本发明公开了一种光刻图形拼接方法及拼接误差检测方法，其可满足大尺寸芯片电路图形的光刻需求，可防止光刻出的电路图形缺失，光刻图形拼接方法包括：将芯片版图分割成至少两个，获得若干芯片拼接版图，根据芯片版图设计光罩版图，对光罩版图进行分割，获得若干光罩拼接版图，依次采用不同的光罩拼接版图对芯片进行曝光，获得电路图形，拼接误差检测方法，用于对采用光刻图形拼接方法获得的电路图形的误差进行检测，该方法包括提供若干测试图形，收集验证集中的测试图形数据，建立相应的尺寸数据库、形状数据库，收集拼接曝光导致的第一间距误差，建立误差数据库，建立拼接效果判断方法及OPC修正模型。
光刻图形拼接方法误差检测

[实用新型]一种模拟电压比较器-CN202223153677.8有效
发明人：还懿;李建忠;赵星;李彬鸿;王云;薛静;叶甜春 -专利权人：广东省大湾区集成电路与系统应用研究院
申请日： 2022-11-24 - 公布日： 2023-05-23 - 主分类号： H03K5/24 文献下载
摘要：本申请公开了一种模拟电压比较器，包括：第一开关管、第二开关管、选择通路和电压采样电路；第一开关管的栅极用于输入第一电压；第一开关管的第一端用于连接电源，第一开关管的第二端连接选择通路的第一端；第二开关管的栅极用于输入第二电压；第二开关管的第一端用于连接电源，第二开关管的第二端连接选择通路的第二端；电压采样电路连接在选择通路的第二端和第三端之间；选择通路的第三端接地；电压采样电路，用于在第一电压大于第二电压时，输出第一模拟电压；在第一电压小于等于第二电压时，输出第二模拟电压；其中，第一模拟电压大于第二模拟电压。在不采用逻辑门电路的情况下，实现了电压比较，节省了电路板的面积。
一种模拟电压比较

[发明专利]沟槽的制备方法-CN202310055946.7在审
发明人：吴宗晔;施亿昌;叶甜春;罗军;李彬鸿;王云 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2023-01-18 - 公布日： 2023-05-05 - 主分类号： H01L21/308 文献下载
摘要：本申请涉及半导体技术领域，特别是涉及一种沟槽的制备方法。一种沟槽的制备方法包括：提供基底，基底包括待第一刻蚀区；在基底上形成光刻胶层，光刻胶层覆盖基底的上表面；在光刻胶层对应第一待刻蚀区的位置设置Sbar标记，Sbar标记的宽度小于第一待刻蚀区的宽度；对Sbar标记及光刻胶层进行光刻，以得到图形化光刻胶层，图形化光刻胶层对应第一待刻蚀区的位置内形成有第一开口，第一开口内对应Sbar标记的位置具有预设厚度的残留光刻胶层；基于图形化光刻胶层对基底进行刻蚀，以于基底内形成第一沟槽，第一沟槽的底部呈阶梯状。本方法通过在光刻胶层对应第一待刻蚀区的位置设置Sbar标记，达到了同一个沟槽内产生不同的刻蚀深度。
沟槽制备方法

[实用新型]SRAM单元以及SRAM-CN202223333035.6有效
发明人：王国庆;张骥;叶甜春;朱纪军;李彬鸿;罗军;赵杰;黎婉雯;朱伟 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2022-12-13 - 公布日： 2023-05-05 - 主分类号： G11C11/417 文献下载
摘要：本申请提供了一种SRAM单元以及SRAM，该SRAM单元包括锁存器、第一反相器以及第二反相器，其中，锁存器包括第一输入端、第二输入端、第一输出端以及第二输出端；第一反相器的输入端与锁存器的第一输出端电连接，第一反相器的输出端与锁存器的第一输入端电连接；第二反相器的输入端与锁存器的第二输出端电连接，第二反相器的输出端与锁存器的第二输入端电连接。保证了第一反相器以及第二反相器可以使得锁存器的背栅电位做出自适应变化，以使得SRAM单元的阈值电压进行自适应调控，保证了SRAM单元的静态噪音容限较大，解决了现有技术中的SRAM由于噪声容限较小导致性能差的问题，保证了SRAM单元的性能较好。
sram 单元以及

[发明专利]半导体混合实境培训方法、装置、电子设备及存储介质-CN202211573695.3在审
发明人：周达云;叶甜春;罗军;李彬鸿 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2022-12-08 - 公布日： 2023-05-02 - 主分类号： G09B9/00 文献下载
摘要：本发明提供一种半导体混合实境培训方法、装置、电子设备及存储介质，对于所获取的使用者的目标考核事件，可以对该目标考核事件所在的现场环境进行虚拟化，以建立该现场环境的虚拟画面；进而，调取已建立的三维虚拟实境的实体画面，对该实体画面与虚拟画面进行整合输出；进一步，捕捉使用者在所输出画面中的行为反应，并基于所捕捉的使用者的行为反应输出使用者的考核结果。基于本发明，能够藉由混合实境的模式，模拟人员在在半导体厂内对操作流程的学习、安全管理的教育、突发事件的反应，做正确及完整的教育培训。采取的是类似情景学习，能加强人员学习的吸收效果，达成演练的成效。
半导体混合培训方法装置电子设备存储介质

[发明专利]图形边界缺陷处理方法、装置、计算机设备和存储介质-CN202310056099.6在审
发明人：吴宗晔;施亿昌;叶甜春;罗军;李彬鸿 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2023-01-18 - 公布日： 2023-04-11 - 主分类号： G03F1/36 文献下载
摘要：本申请涉及半导体光刻工艺领域，特别是涉及一种图形边界缺陷处理方法包括：获取待处理图形，待处理图形包括器件单元图形及背面图形，器件单元图形内及至少部分背面图形内具有Sbar标记；选取具有Sbar标记的背面图形及与选取的背面图形临接的器件单元图形；选取的背面图形及器件单元图形位于相邻的不同图层；将选取的背面图形提至与选取的器件单元图形位于同一图层，以得到待修正图形；自所述待修正图形中筛选出与设计规则相违背的Sbar标记并进行修正。本方法可有效检查出全耗尽型绝缘体上硅FDSOI因背面层次结构引起的缺陷，在光罩制作之前就把问题解决，从而节省开发资源与时间。避免了层次结构错误而检查不出来造成晶圆上的缺陷。
图形边界缺陷处理方法装置计算机设备存储介质

[发明专利]一种非并发外设接口直接存储访问的电路及方法-CN202211573097.6在审
发明人：张小辉;李建忠;赵星;李彬鸿;王云;薛静;叶甜春 -专利权人：广东省大湾区集成电路与系统应用研究院
申请日： 2022-12-08 - 公布日： 2023-04-07 - 主分类号： G06F13/16 文献下载
摘要：本申请实施例提供了一种非并发外设接口直接存储访问的电路及方法，以降低请求的生成数量，提高系统级芯片总线的运行效率，该电路包括：非并发外设接口直接存储访问模块，非并发外设接口直接存储访问模块与片上系统低速总线和N个接口连接，为各个接口设置直接存储器访问触发数据量，当与接口对应的待接收数据的数量达到直接存储器接收请求触发数据量时，生成直接存储器访问接收请求，当与接口对应的待发送数据的数量达到直接存储器发送请求触发数据量时，生成直接存储器访问发送请求，当收到接口发送的直接存储器访问接收请求和直接存储器访问发送请求时，为接口建立数据传输通道，通过数据传输通道对接口中的数据进行传输。
一种并发外设接口直接存储访问电路方法

[发明专利]一种半导体器件的制作方法及集成电路的制作方法-CN202211630796.X在审
发明人：丁文波;叶甜春;罗军;李彬鸿;王云 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2022-12-19 - 公布日： 2023-04-04 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供了一种半导体器件的制作方法及集成电路的制作方法，包括：提供RF‑SOI衬底；在RF‑SOI衬底上形成功能部件；在工艺温度为400‑500℃条件下，在功能部件背离RF‑SOI衬底一侧形成SAB层；在工艺温度范围为600‑700℃条件下进行热处理；在功能部件背离RF‑SOI衬底一侧、且未被SAB层覆盖的至少部分区域形成金属硅化物层。通过在工艺温度范围为600‑700℃条件下，对制备中的半导体器件进行热处理，能够消除RF‑SOI衬底出现的热施体缺陷，避免RF‑SOI衬底由于热施体缺陷而造成的半导体类型反转、硅电阻降低等问题的出现，保证采用RF‑SOI衬底制备的半导体器件及集成电路的性能高。
一种半导体器件制作方法集成电路

[发明专利]一种控制顶升机构运动速度的方法和装置-CN202211562114.6在审
发明人：刘忠奇;毛永吉;傅海林;叶甜春;陈少民;李彬鸿;苏炳熏 -专利权人：锐立平芯微电子（广州）有限责任公司;广东省大湾区集成电路与系统应用研究院
申请日： 2022-12-07 - 公布日： 2023-03-31 - 主分类号： H01L21/683 文献下载
摘要：本申请公开了一种控制顶升机构运动速度的方法和装置，涉及半导体技术领域，方法包括：在双作用气缸的各个高压气流分支管路分别设置有调压阀和针阀；双作用气缸用于托举设静电吸盘，静电吸盘上方用于放置晶圆；在双作用气缸的主管路通入高压气体，并通过测试机台检测和收集顶升机构的运动速度；根据收集的顶升机构的运动曲线和针阀的实时数据，控制双作用气缸的进气量和针阀旋钮，将顶升机构的运动速度调节至目标范围内。本申请通过在静电吸盘下方设置多组顶升机构和双作用气缸，并在各分支高压气流分支管路上设置调压阀和针阀，实现气压和气流量的自由调节，避免晶圆抬升和下降过程出现震荡和偏移，延长静电吸盘的使用寿命。
一种控制机构运动速度方法装置

[发明专利]一种栅压自举开关电路-CN202211562524.0在审
发明人：王治安;李建忠;赵星;李彬鸿;王云;薛静;叶甜春 -专利权人：广东省大湾区集成电路与系统应用研究院
申请日： 2022-12-07 - 公布日： 2023-03-28 - 主分类号： H03M1/12 文献下载
摘要：本申请公开了一种栅压自举开关电路，包括：采样模块，用于基于第一时钟信号、第二时钟信号以及电源电压，控制第一节点的电压，基于所述第一节点的电压，对输入端接入的输入信号进行电压采样；采样开关模块，用于基于所述第一节点的电压以及所述第二时钟信号，控制所述输入端与输出端的导通状态；所述采样开关模块包括采样开关管；其中，所述采样开关管关断时，所述采样开关模块关断，所述输入端与所述输出端断路，所述采样开关管的衬底与接地端通路；所述采样开关管导通时，所述采样开关模块导通，所述输入端与所述输出端通路，所述采样开关管的衬底与接地端断路。本申请技术方案解决了采样开关管的衬偏效应导致的信号失真问题，提高了开关精度。
一种开关电路

[发明专利]一种接触电阻率的提取方法、装置、设备及存储介质-CN202211290513.1有效
发明人：罗军;叶甜春;王云;李彬鸿;张骥;薛静 -专利权人：广东省大湾区集成电路与系统应用研究院
申请日： 2022-10-21 - 公布日： 2023-03-24 - 主分类号： G06F30/367 文献下载
摘要：本申请公开了一种接触电阻率的提取方法，所述方法包括：基于矩形传输线模型拟合的关于第一电阻与两个接触孔间半导体长度之间的关系的第一曲线，获取半导体方阻的值；基于阶梯传输线模型拟合的关于第二电阻与阶梯区域长度之间的关系的第二曲线，计算金属方阻的值、接触电阻的值以及传输长度的值；阶梯传输线模型以阶梯区域电阻长度与半导体电阻长度之和不变的方式获得；根据半导体方阻的值、金属方阻的值、接触电阻的值以及传输长度的值，提取接触电阻率。阶梯传输线模型以改变阶梯区域电阻长度与半导体电阻长度的方式得到，降低LTLM结构对工艺窗口的要求。
一种接触电阻率提取方法装置设备存储介质

1
2
3
4
5
6
下一页»
尾页
共 89 条