“朱婧瑀”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]一种队列调度方法及装置-CN202310491620.9有效
发明人：朱珂;王盼;徐庆阳;钟丹;陈德沅;刘长江;杨晓龙;姜海斌;吴佳骏;刘颜鹏;朱婧瑀 -专利权人：井芯微电子技术（天津）有限公司
申请日： 2023-05-04 - 公布日： 2023-08-08 - 主分类号： G06F9/48 文献下载
摘要：本申请公开了一种队列调度方法及装置。该方法包括：获取待处理队列，待处理队列包括待出队元素的优先级信息；响应于元素出队指令，根据待出队元素的优先级信息，确定当前出队元素；基于待处理队列中预先创建的队列指针，执行当前出队元素的出队操作；队列指针用于指示元素在待处理队列中的位置。可见，通过元素自身的优先级直接调度元素出队，可以将需要调度的元素都放入一个队列中，实现元素的灵活调度，而无需预先创建多个携带优先级信息的队列，从而可以提高调度效果。
一种队列调度方法装置

[发明专利]一种芯片功能扩展方法及系统-CN202310195454.8在审
发明人：朱珂;徐庆阳;钟丹;王盼;刘长江;杨晓龙;姜海斌;陈德沅;吴佳骏;朱婧瑀 -专利权人：井芯微电子技术（天津）有限公司
申请日： 2023-02-27 - 公布日： 2023-06-23 - 主分类号： G06F15/78 文献下载
摘要：本申请公开了一种芯片功能扩展方法及系统，涉及芯片技术领域。该系统包括：用户接口转换处理单元、发送处理单元、协议接口转换处理单元。用户接口转换处理单元，用于将内部数据输入至第一协议接口进行逻辑处理；将处理后的内部数据发送至发送处理单元；发送处理单元，用于将处理后的内部数据发送至协议接口转换处理单元；协议接口转换处理单元，用于将处理后的内部数据输入至第二协议接口进行逻辑处理；将二次处理后的内部数据发送至外部处理器件。由此，在对芯片功能需求增加时，可通过增加外挂功能处理器的方式实现对功能的支持，而不需要重新生产一颗新的替代芯片，从而降低了芯片的开发成本和实现时间。
一种芯片功能扩展方法系统

[发明专利]基于SRIO GEN4协议的自动化验证平台实现方法-CN202211732036.X在审
发明人：朱珂;杨晓龙;顾艳伍;何少恒;朱婧瑀;李明秀;刘颜鹏;曹睿 -专利权人：井芯微电子技术（天津）有限公司
申请日： 2022-12-30 - 公布日： 2023-05-30 - 主分类号： G06F11/36 文献下载
摘要：本发明提供了一种基于SRIO GEN4协议的自动化验证平台实现方法，依据客户验证对象特性参数脚本生成匹配的验证环境；若DUT功能为Switch模式，依据设计需求完成路由配置，完成功能收敛；若配置为Bridge模式，依据设计需求完成转换协议的激励预期；若配置为Endpoint模式时，环境自动产生。本发明有益效果：基于SRIO GEN4协议的自动化验证平台实现方法，同时BFM控制器部分完成MPW验证，能保证协议一致性。此自动化验证平台用户维护的时间成本取决于用户路由设计复杂度及桥片模式参考模型复杂度及实现方式。
基于 srio gen4 协议自动化验证平台实现方法

[发明专利]一种判决验证的方法及系统-CN202211595639.X有效
发明人：朱珂;朱婧瑀;杨晓龙;刘长江;王盼;姜海斌;陈德沅;吴佳骏 -专利权人：井芯微电子技术（天津）有限公司
申请日： 2022-12-13 - 公布日： 2023-05-26 - 主分类号： G06F16/903 文献下载
摘要：本申请公开了一种判决验证的方法及系统。该方法首先对异构执行体发出的数据包进行拟态判决，并输出包含实际判决结果及数据包的特征信息的第一数据包。然后利用历史数据包的判决结果进行归类处理后获取的统计结果获得数据包的预期判决结果，将包含预期判决结果及数据包的特征信息的第二数据包存放至预期队列中。最后根据第一数据包的输出顺序及特征信息，在预期队列中遍历寻找具有相同的特征信息的第二数据包，将查找到的第一个第二数据包中的预期判决结果，与第一数据包中的实际判决结果进行比对，以验证实际判决结果的正确性。本申请还公开了一种判决验证的系统。在本申请实施例中，实现了正确高效地完成判决的比对验证。
一种判决验证方法系统

[发明专利]一种基于2×2像素子阵列的3D图像传感器缺陷检测修复方法-CN201811286299.6有效
发明人：高静;顾天宇;朱婧瑀;徐江涛 -专利权人：天津大学
申请日： 2018-10-31 - 公布日： 2023-05-09 - 主分类号： G06F30/36 文献下载
摘要：本发明公开了一种基于2×2像素子阵列的3D图像传感器缺陷检测修复方法，所述方法采用4×4操作窗口，所述窗口中的中心4个像素为待检测像素，周围12个像素为辅助修复的外围像素，对窗口中每个像素位置进行编号；该窗口以从左到右，从上到下的顺序每次按一个像素单位进行移位，重复进行检测与修复操作；在每次窗口操作中，利用外围像素对4个待检测像素进行整体的状态判断和修复。本算法利用4*4的操作窗口，可以实现对2*2的缺陷像素块整体的检测和修复，有效避免了传统修正方式中“用缺陷修正缺陷”的情况，增强了对2*2缺陷块的修复效果。
一种基于像素阵列图像传感器缺陷检测修复方法

[发明专利]UVM验证平台系统和验证方法-CN202211719836.8有效
发明人：朱珂;曹睿;杨晓龙;何少恒;朱婧瑀;李明秀;刘颜鹏;顾艳伍 -专利权人：井芯微电子技术（天津）有限公司
申请日： 2022-12-30 - 公布日： 2023-03-10 - 主分类号： H04L1/00 文献下载
摘要：本公开提出了一种UVM验证平台系统和验证方法。本公开的UVM验证平台系统，由配置管理组件根据需要验证的PCS模块的频点进行相应的时钟配置，由第一验证组件发出第一串行数据帧，由串并转换组件根据时钟配置进行串行转换，由DUT组件对第一串行数据帧进行环回处理，最终由第一验证组件将得到的第二串行数据帧与第一串行数据帧进行逐帧比对，以此实现对包括多个PCS模块的FC系统的验证。本公开适用于FC系统多PCS场景，使得多PCS下频点可以正常切换，适用于FC系统的速率自适应，数据可按照不同频点特征进行比对，保证验证功能的完整性和数据比对的正确性。解决了现有技术不适用于对多PCS的FC系统进行验证的技术难题。
uvm 验证平台系统方法

[发明专利]RapidIO网络报文转换方法、系统及设备-CN202211629277.1有效
发明人：朱珂;姜海斌;王盼;吴佳骏;朱婧瑀;杨晓龙;刘长江;陈德沅 -专利权人：井芯微电子技术（天津）有限公司
申请日： 2022-12-19 - 公布日： 2023-02-17 - 主分类号： G06F13/40 文献下载
摘要：本发明提供了一种RapidIO网络报文转换方法、系统及设备，该系统包括：一个或多个message（即RapidIO消息报文）入站管理通道；配置管理模块，用于初始化message入站管理通道；PCIe调度模块；PCIe数据MWr生成模块；消息信息存储模块；消息内容存储模块；消息预处理模块；RapidIO控制器模块。本方案智能化高，可自动归类同类message切片，并将有效负载汇集到CPU侧，可同时支持多条message并行接收，通过流水线方式，提升message处理效率，且用户可配置性高。
rapidio 网络报文转换方法系统设备

[发明专利]基于串行和解串SerDes模型的通信系统及方法-CN202211575590.1在审
发明人：朱珂;朱婧瑀;杨晓龙;李明秀;刘颜鹏;顾艳伍;何少恒;曹睿 -专利权人：井芯微电子技术（天津）有限公司
申请日： 2022-12-09 - 公布日： 2023-01-31 - 主分类号： H03M9/00 文献下载
摘要：本发明属于数据信息传输及电数据处理技术领域，尤其涉及基于串行和解串SerDes模型的通信系统及方法，其包括在发送时钟的控制下，并行发送数据通过串行单元的并转串转换为串行发送数据，在接收时钟的控制下，串行接收数据通过解串单元的串转并转换为并行接收数据本发明解决现有技术存在由于串行和解串的时钟电路复杂，导致复位时间较长，进而影响验证速度的问题，具有结构简洁，替代真实serdes先进行与被测设备dut的调试工作的技术效果。
基于串行和解 serdes 模型通信系统方法

[发明专利]基于UVM的FC协议验证平台装置及方法-CN202211063844.1有效
发明人：朱珂;何少恒;杨晓龙;钟丹;徐庆阳;朱婧瑀;曹睿;刘颜鹏 -专利权人：井芯微电子技术（天津）有限公司
申请日： 2022-09-01 - 公布日： 2023-01-24 - 主分类号： G06F30/33 文献下载
摘要：本公开提出了一种基于UVM的FC协议验证平台装置及方法。本公开通过将各个协议层从信号级连接方式改进为事务连接方式，从传输层到链路层以事务数据包的方式传递数据，并且，通过添加覆盖率模块来分析覆盖率，方便加大数据结构随机化，构造出复杂测试场景，加速芯片验证收敛速度，便于验证平台装置以覆盖率为驱动进行科学验证。
基于 uvm fc 协议验证平台装置方法

[发明专利]基于UVM的交换芯片验证平台装置及方法-CN202211076121.5有效
发明人：朱珂;黑建平;杨晓龙;钟丹;徐庆阳;刘颜鹏;朱婧瑀;曹睿 -专利权人：井芯微电子技术（天津）有限公司
申请日： 2022-09-05 - 公布日： 2023-01-03 - 主分类号： H04L49/101 文献下载
摘要：本公开提出了一种基于UVM的交换芯片验证平台装置及方法。本公开使用硬件描述语言例如system verilog搭建参考模型，快速实现iSLIP功能，该参考模型比较容易模拟DUT的功能，以此，可以对DUT进行快速验证，从而比较高效的判断DUT的性能是否达标，设计是否符合预期。
基于 uvm 交换芯片验证平台装置方法

[发明专利]基于通用验证方法的异构直接存储器访问验证方法及系统-CN202210643141.X有效
发明人：朱珂;杨晓龙;徐庆阳;谭力波;钟丹;张波;曹睿;刘颜鹏;朱婧瑀;刘长江;陈德沅 -专利权人：井芯微电子技术（天津）有限公司
申请日： 2022-06-09 - 公布日： 2022-09-06 - 主分类号： G06F13/28 文献下载
摘要：本发明属于存储器验证技术领域，尤其涉及基于通用验证方法的异构直接存储器访问验证方法及系统，包括基于第一通用异构协议架构通过第一DMA写入第一组验证数据，并基于第二通用异构协议架构通过第二DMA读出第一组验证数据；判断写入的第一组验证数据和读出的第一组验证数据是否一致，本发明解决现有技术存在在大流量通信前端测试中，异构芯片的DMA数据搬移的数字验证问题，具有解决了普通的验证平台无法高效充分的验证DMA控制器的有益技术效果。
基于通用验证方法直接存储器访问系统

[发明专利]基于分块并行容错结构的3D堆叠图像传感器-CN201811230515.5在审
发明人：高静;朱婧瑀;徐江涛;史再峰 -专利权人：天津大学
申请日： 2018-10-22 - 公布日： 2019-01-18 - 主分类号： H04N5/374 文献下载
摘要：本发明涉及模拟集成电路设计领域，为减小连接通路上μbump、TSV等发生故障造成的图像质量下降的问题，在图像处理模块ISP中使用基于2*2像素块故障的检测算法可以有效检测出失效点，从而更容易地修复故障点，得到较好的输出图像。为此，本发明采取的技术方案是，基于分块并行容错结构的3D堆叠图像传感器，像素阵列以2像素*2像素小单元的形式分块，每个小单元的中心通过微凸金属块μbump连接到信号线上，不同的信号线连接到下层不同的模数转换器ADC上，每个ADC再经由各自的硅通孔TSV通路连接到图像处理模块ISP层中。本发明主要应用于集成电路设计制造场合。
分块堆叠图像传感器图像处理模块容错结构小单元像素并行模拟集成电路设计集成电路设计模数转换器信号线连接发生故障检测算法连接通路输出图像通路连接像素阵列有效检测质量下降故障点硅通孔金属块失效点像素块信号线减小微凸下层图像修复应用制造

1
共 12 条