专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果24个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体整合装置-CN202011228996.3有效
  • 洪世芳;曹博昭 - 联华电子股份有限公司
  • 2013-06-18 - 2023-08-22 - H01L27/088
  • 本发明公开一种半导体整合装置,具有一基底,其上界定有一主动区域、多个主动鳍片设置于该主动区域内且沿着第一方向延伸、多个条状第一保护鳍片环绕该主动区域且沿着该第一方向延伸,且部分的该些条状第一保护鳍片分别与该些主动鳍片位于同一列且被空隙彼此分隔、多个条状强化结构设置于该些条状第一保护鳍片上、以及长形接触窗设置于该些主动鳍片上,其中该长形接触窗与该多个强化结构同时形成。
  • 半导体整合装置
  • [发明专利]半导体结构及其形成方法-CN202310020639.5在审
  • 曹博昭;林宪信 - 联发科技股份有限公司
  • 2023-01-06 - 2023-07-11 - H01L27/088
  • 本发明公开一种半导体结构,包括:绝缘层;第一场效应晶体管装置、第二场效应晶体管装置和隔离场效应晶体管装置,包括:鳍状结构,形成于该绝缘层上,该鳍状结构包括沟道层以及环绕该沟道层的栅极结构;以及第一外延源极/漏极结构和第二外延源极/漏极结构,分别连接于该沟道层的相对的两侧,该隔离场效应晶体管装置保持截止状态;正面栅极接触;以及背面栅极接触。利用保持在截止状态的隔离场效应晶体管装置可以将第一场效应晶体管装置和第二场效应晶体管装置进行电性隔离,减小漏电流和基板泄漏;因此本发明实施例的方案可以使用更小的面积占用来减小漏电流和基板泄漏。
  • 半导体结构及其形成方法
  • [发明专利]半导体装置及其形成方法、及其布局设计修改方法-CN202211295743.7在审
  • 曹博昭 - 联发科技股份有限公司
  • 2022-10-21 - 2023-04-25 - H01L29/78
  • 本发明公开一种半导体装置,包括:基板;第一单元,包括:在该基板中的第一扩散区;在该第一扩散区上方的第一栅极结构;以及第一接触,在该第一扩散区上方并且在在第一栅极结构的一侧;以及第二单元,与该第一单元相邻,该第二单元包括:在该基板中的第二扩散区,其中该第二扩散区与该第一扩散区形成连续的扩散区;在该第二扩散区上方的第二栅极结构;以及第二接触,其中,当该半导体装置工作时,该第一接触和该第二接触是等电位的。相比先前技术的方案来说本发明的方案更加精细,改变了先前方案中粗糙的处理方式,从而针对不同的电位的接触给出了更加适合的连接方式,半导体装置的性能也更加稳定和可靠。
  • 半导体装置及其形成方法布局设计修改
  • [发明专利]插塞结构及其制作工艺-CN202010253793.3有效
  • 洪庆文;黄志森;曹博昭 - 联华电子股份有限公司
  • 2013-03-29 - 2022-05-24 - H01L23/522
  • 本发明公开一种插塞结构及其制作工艺,该插塞结构包含一第一介电层、一第二介电层、一阻障层以及一第二插塞。第一介电层位于一基底上,第一介电层具有一第一插塞位于其中,其中第一插塞连接位于基底中的一源/漏极。第二介电层位于第一介电层上,且第二介电层具有一开口暴露出第一插塞。阻障层顺应覆盖开口,其中阻障层具有一底部以及一侧壁部,且底部为单层并连接第一插塞,而侧壁部为双层。第二插塞填满开口并位于阻障层上。此外,本发明更提供一种形成此插塞结构的制作工艺。
  • 结构及其制作工艺
  • [发明专利]半导体结构及其形成方法-CN202110358222.0在审
  • 曹博昭 - 联发科技股份有限公司
  • 2021-04-01 - 2021-10-12 - H01L29/78
  • 本发明公开一种半导体结构,包括:第一半导体叠层和第二半导体叠层,该第一半导体叠层和该第二半导体叠层中的每一个包括:沟道层,位于该基板上方且在第三方向上彼此间隔开,其中该第三方向垂直于该第一方向和该第二方向;以及栅极结构,包括:在对应的该沟道层周围形成的栅极介电层;以及形成在该栅极介电层上以围绕该沟道层的栅电极,其中,该第一半导体叠层中的沟道层的数量与该第二半导体叠层中的沟道层的数量不同。本发明有选择地减少低功率器件的沟道层数以减小泄漏电流,从而改善器件的电性能。
  • 半导体结构及其形成方法
  • [发明专利]集成电路、半导体结构及其制造方法-CN201811058232.7有效
  • 曹博昭 - 联发科技股份有限公司
  • 2018-09-11 - 2021-06-08 - H01L27/092
  • 本发明公开一种集成电路、半导体结构及其制造方法,该半导体结构包括:浅沟槽隔离区域,在基板的阱区域上;多个晶体管,每个晶体管包括:至少一个鳍片,形成在所述阱区域上,并沿第一方向延伸;栅电极,形成在鳍片上并沿垂直于所述第一方向的第二方向延伸;以及掺杂区域,形成在所述鳍片上;以及所述半导体结构还包括:电源轨,形成在所述浅沟槽隔离区域中并且在所述晶体管的掺杂区域的下层级,并且沿所述第一方向延伸;其中每个掺杂区域电连接到所述电源轨,以形成相应的晶体管的源极区域,并且所述电源轨电连接到所述基板的阱区域。本发明使布线更加方便、简易和容易操作,同时降低了布线复杂性并加速了IC的设计。
  • 集成电路半导体结构及其制造方法
  • [发明专利]具有接触插栓的半导体结构与其形成方法-CN201210411342.3有效
  • 洪庆文;黄志森;曹博昭 - 联华电子股份有限公司
  • 2012-10-25 - 2019-01-22 - H01L23/528
  • 本发明公开了一种具有接触插栓的半导体结构与其形成方法。该半导体结构包含一基底、一晶体管、一第一内层介电层、一第二内层介电层以及一第一接触插栓。晶体管设置在基底上,且晶体管包含一栅极以及一源极/漏极区。第一内层介电层设置在晶体管上,且与晶体管的栅极的一顶面齐平。第二内层介电层设置在第一内层介电层上。第一接触插栓设置在第一内层介电层以及第二内层介电层中,第一接触插栓包含一第一沟槽部分以及一第一介质孔部分,其中第一沟槽部分以及第一介质孔部分的一交界高于栅极的该顶面。本发明还提供一种形成具有接触插栓的半导体结构的方法。
  • 具有接触半导体结构与其形成方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top