“晶心科技股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果44个，建议您升级VIP下载更多相关专利

[发明专利]集成电路与执行高速缓存管理操作的方法-CN202111634472.9在审
发明人：陈忠和;萧郁霖;陈信明 -专利权人： 晶心科技股份有限公司
申请日： 2021-12-29 - 公布日： 2023-04-21 - 主分类号： G06F15/78 文献下载
摘要：本发明提供一种集成电路与执行高速缓存管理操作的方法。集成电路包括主接口、从属接口以及链路。链路连接于主接口与从属接口之间，其中链路包括A信道、B信道、C信道、D信道以及E信道。A信道可以将主接口的高速缓存管理操作信息传输给从属接口，其中高速缓存管理操作信息用以管理不同数据高速缓存之间的数据一致性。D信道可以将从属接口的高速缓存管理操作应答信息传输给主接口。
集成电路执行高速缓存管理操作方法

[发明专利]微处理器、适用于微处理器的方法以及数据处理系统-CN202111395887.5在审
发明人：陈丁明 -专利权人： 晶心科技股份有限公司
申请日： 2021-11-23 - 公布日： 2022-12-06 - 主分类号： G06F9/38 文献下载
摘要：本发明介绍一种微处理器，包含共享功能单元、第一执行队列以及第二执行队列。第一执行队列包含多个条目，其中第一执行队列的每一条目包含第一计数值，第一计数值递减直到第一计数值达到0为止。当第一计数值达到0时，第一执行队列将第一类型指令分派到共享功能单元。第二执行队列包含多个条目，其中第二执行队列的每一条目包括第二计数值，第二计数值递减直到第二计数值达到0为止。当第二计数值达到0时，第二执行队列将第二类型指令分派到共享功能单元。发布单元解析所有数据相依性和资源冲突，使得第一计数值和第二计数值被预设用于共享功能单元在未来的确切时间相互执行的第一类型指令和第二类型指令。
微处理器适用于方法以及数据处理系统

[发明专利]用于派发加载/存储指令的微处理器和方法-CN202210143040.6在审
发明人：陈丁明 -专利权人： 晶心科技股份有限公司
申请日： 2022-02-16 - 公布日： 2022-11-25 - 主分类号： G06F9/30 文献下载
摘要：本发明介绍一种用于派发加载/存储指令的微处理器和方法。微处理器包含解码/发射单元、加载/存储队列、记分板以及加载/存储单元。记分板包含多个记分板条目，其中每一记分板条目包含一个未定位值和一个计数值，并且在发出指令时设置未定位值或计数值。解码/发射单元检查来自记分板的WAR、WAW以及RAW数据相依性，用所记录的记分板值将加载/存储指令分派到加载/存储队列。加载/存储队列用以解决数据相依性，且将加载/存储指令分派到加载/存储单元以供执行。
用于派发加载存储指令微处理器方法

[发明专利]具功能单元的微处理器的执行队列的优先权调度方法-CN202011246975.4在审
发明人：陈丁明 -专利权人： 晶心科技股份有限公司
申请日： 2020-11-10 - 公布日： 2021-12-17 - 主分类号： G06F9/48 文献下载
摘要：一种具功能单元的微处理器的执行队列的优先权调度方法，包括位于指令解码单元与功能单元之间的优先权调度器及执行队列。优先权调度器判断由指令解码单元发送的解码后指令所指定的源操作数数据是否准备就绪。相对于来自执行队列的就绪指令，优先权调度器优先选择发送所有源操作数数据准备就绪的解码后指令到功能单元。具有数据依赖性的解码后指令被放置到执行队列中。
功能单元微处理器执行队列优先权调度方法

[发明专利]处理器及其通道预测方法-CN201710761411.6有效
发明人：刘昆和;郑杰仁;张传华;陈奕成 -专利权人： 晶心科技股份有限公司
申请日： 2017-08-30 - 公布日： 2021-12-10 - 主分类号： G06F11/30 文献下载
摘要：本发明提供一种处理器及其通道预测方法。预测表具有分别对应于快取系统中的快取存储器的多个快取组的多个组，每个组具有多个信心值，并且预测表根据索引提供被选中组的信心值。预测逻辑电路接收被选中组的信心值，并且通过判断被选中组的每个信心值是否大于阈值来产生预测结果。预测认证电路接收预测结果，根据预测结果产生正确/不正确信息，并根据正确/不正确信息产生更新信息。其中，预测认证电路根据更新信息更新预测表的信心值。
处理器及其通道预测方法

[发明专利]分支预测的方法及其微处理器以及数据处理系统-CN202110595168.1在审
发明人：陈丁明 -专利权人： 晶心科技股份有限公司
申请日： 2021-05-28 - 公布日： 2021-12-07 - 主分类号： G06F9/38 文献下载
摘要：一种分支预测的方法及其微处理器以及数据处理系统。转译后备缓冲器条目皆有虚拟页地址。分支目标缓冲器条目包含代表对映分支地址和目标地址的转译后备缓冲器条目的位置信息。分支预测执行的方式是存取分支目标缓冲器和转译后备缓冲器，其中代表转译后备缓冲器N个条目之一的位置信息用于判断是否命中分支目标缓冲器。如果命中分支目标缓冲器，那么可透过使用分支目标缓冲器中的目标地址位置信息存取转译后备缓冲器以取得对映分支地址的分支目标地址，或当所命中的分支目标缓冲器条目中的相同页位被设定时，使用分支页地址来构成对映分支地址的分支目标地址。
分支预测方法及其微处理器以及数据处理系统

[发明专利]具有在预置未来时间执行指令的流水线控制的微处理器-CN202011008152.8在审
发明人：陈丁明 -专利权人： 晶心科技股份有限公司
申请日： 2020-09-23 - 公布日： 2021-10-22 - 主分类号： G06F9/54 文献下载
摘要：本发明涉及一种具有在预置未来时间执行指令的流水线控制的微处理器。在本公开中，微处理器解决解码阶段中的冲突且调度待在未来时间执行的指令。指令被发射到执行队列直到其被分派到功能单元以供用于执行的将来调度时间为止。本公开使用用于功能单元的计数器来追踪资源在将来可供用于接受下一指令的时间。本公开还在寄存器组读取和写入端口调度成读取操作数数据并写入操作数数据时追踪未来N个周期。
具有预置未来时间执行指令流水线控制微处理器

[发明专利]具有读取移位器的处理器和使用所述处理器的控制方法-CN202010858281.X在审
发明人：陈丁明 -专利权人： 晶心科技股份有限公司
申请日： 2020-08-24 - 公布日： 2021-10-12 - 主分类号： G06F9/30 文献下载
摘要：本发明提供一种具有读取移位器的处理器和使用所述处理器的控制方法，所述处理器包含，寄存器组、读取移位器、解码单元以及多个功能单元。寄存器组包含读取端口。读取移位器包含多个移位器条目且配置成每一时钟周期移出多个移位器条目当中的一移位器条目。多个移位器条目中的每一个与时钟周期相关联，且多个移位器条目中的每一个包括指示寄存器组的读取端口对于时钟周期中的读取操作的可用性。解码单元耦接到读取移位器且配置成基于读取移位器的多个移位器条目中包含的读取值来解码并发射指令。多个功能单元耦接到解码单元和寄存器组，且配置成执行由解码单元发射的指令并对寄存器组的读取端口执行读取操作。
具有读取移位处理器使用控制方法

[发明专利]处理数据依赖性的方法及其微处理器以及数据处理系统-CN202011203460.6在审
发明人：陈丁明 -专利权人： 晶心科技股份有限公司
申请日： 2020-11-02 - 公布日： 2021-10-12 - 主分类号： G06F9/30 文献下载
摘要：本发明提供一种处理数据依赖性的方法及其微处理器以及数据处理系统。引入一种使用记分板中的计数器的微处理器来处理数据依赖性。微处理器包含具有映射到记分板的条目的多个寄存器的寄存器堆。记分板的每个条目具有跟踪寄存器中的每一个的数据依赖性的计数器。计数器在每个时钟周期递减，直到计数器在其倒计数为0时对自身进行复位为止。经由实施记分板中的计数器，指令管线可根据先前发出的指令存取记录在记分板的计数器中的寄存器所花费的时钟周期数来管理。
处理数据依赖性方法及其微处理器以及数据处理系统

[发明专利]具有时延移位器的处理器和使用所述处理器的控制方法-CN202011360338.X在审
发明人：陈丁明 -专利权人： 晶心科技股份有限公司
申请日： 2020-11-27 - 公布日： 2021-10-01 - 主分类号： G06F9/30 文献下载
摘要：本发明介绍了一种包含寄存器组、时延移位器、解码单元以及多个功能单元的处理器及使用所述处理器的控制方法。寄存器组包含写入端口。时延移位器包含多个移位器条目且每一时钟周期移出移位器条目中的一移位器条目。移位器条目中的每一个与时钟周期相关联，且移位器条目中的每一个包含指示寄存器组的写入端口是否可用于相关联时钟周期中的回写操作的回写值。解码单元配置成对指令进行解码且根据时延移位器的回写值发射指令。功能单元耦合到解码单元和寄存器组且配置成执行由解码单元发射的指令并对寄存器组的写入端口执行回写操作。
有时移位处理器使用控制方法

[发明专利]数据处理系统及控制执行流程的方法-CN201711128719.3有效
发明人：曾仁志;苏泓萌;张传华 -专利权人： 晶心科技股份有限公司
申请日： 2017-11-15 - 公布日： 2021-08-10 - 主分类号： G06F12/0875 文献下载
摘要：本发明公开了一种数据处理系统及控制程序的执行流程的方法。所述数据处理系统具有控制缓存器、程序计数器及控制器。控制缓存器用以储存执行流程的阶状态及至少一返回地址。当控制器读取区块调用指令，且执行流程的阶状态具有初始值时，控制器将区块调用指令的返回地址储存在控制缓存器中、递增阶状态的值，并将执行流程重新导向至由区块调用指令所标示的目标地址。当控制器读取区块返回指令，且阶状态的值不等于初始值时，控制器递减阶状态的值。倘若阶状态的值变为等于初始值的话，控制器将执行流程重新导向至返回地址。
数据处理系统控制执行流程方法

[发明专利]用于存取高速缓存的方法与装置-CN201611215570.8有效
发明人：郑杰仁;张传华 -专利权人： 晶心科技股份有限公司
申请日： 2016-12-26 - 公布日： 2021-06-15 - 主分类号： G06F12/0862 文献下载
摘要：本发明涉及一种用于存取高速缓存的方法与装置。所述方法包括：由位预测单元产生对应于一指令的预测位，其中所述指令来自于中央处理器并指示存取所述高速缓存；由指令执行单元产生对应于所述指令的虚拟地址；根据所述预测位与所述虚拟地址的一部分的虚拟页偏移，由加载/储存单元产生预测缓存索引；以及由所述加载/储存单元使用所述预测缓存索引从所述高速缓存读取数据。借此，高速缓存的最大容量可被增加。
用于存取高速缓存方法装置

[发明专利]追踪信息编码装置及其编码方法与电脑可读取式媒体-CN201611007261.1有效
发明人：陈忠和 -专利权人： 晶心科技股份有限公司
申请日： 2016-11-16 - 公布日： 2021-04-30 - 主分类号： G06F11/30 文献下载
摘要：本发明提供一种追踪信息编码装置及其编码方法与电脑可读取式媒体。其中，追踪信息编码方法包括，从至少一个处理器接收事件；根据事件产生一串的多个数据封包，其中各数据封包由N个数据块所组成，并且N是正整数；且写入边界值到N个数据块中的各数据块。本发明可避免数据封包的数据遗失。
追踪信息编码装置及其方法电脑读取媒体

[发明专利]解码装置及其用于解码序列传输信号的方法-CN201710377151.2有效
发明人：陈忠和;张天与 -专利权人： 晶心科技股份有限公司
申请日： 2017-05-25 - 公布日： 2021-02-26 - 主分类号： H04L1/00 文献下载
摘要：本发明提供一种解码序列传输信号的方法，包括：根据取样周期取样所述序列传输信号以获得多个取样值；根据所述取样值的转态状态获得所述序列传输信号的周期；根据所述周期及所述取样值的转态状态计算多个相位值；根据相位值获得多个边界；以及根据边界及转态状态以输出经解码的数据。本发明另提供一种解码装置。
解码装置及其用于序列传输信号方法

[发明专利]周边接口电路与周边存储器系统-CN201610355494.4有效
发明人：叶宜忠;余俊璋 -专利权人： 晶心科技股份有限公司
申请日： 2016-05-26 - 公布日： 2020-03-31 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种周边接口电路与周边存储器系统。所述周边接口电路包括接口排序器、输入/输出控制器、暂存器单元与数据缓冲器。接口排序器通过周边接口电性连接周边存储器。输入/输出控制器通过一或多个总线接口电性连接总线主控制器。接口排序器从所述输入/输出控制器接收多个请求且回应于所述请求以存取所述周边存储器。输入/输出控制器从总线主控制器接收暂存器存取请求，并且存取所述暂存器单元以回应所述暂存器存取请求。本发明技术方案可提升执行数据存取的效率与存取目标数据的速度。
周边接口电路存储器系统

1
2
3
下一页»
尾页
共 44 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top