“施易安”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]半导体元件及其制作方法-CN201910418706.2有效
发明人：王慧琳;翁宸毅;曾译苇;谢晋阳;张境尹;李怡慧;刘盈成;施易安;曾奕铭;王裕平 -专利权人：联华电子股份有限公司
申请日： 2019-05-20 - 公布日： 2023-10-10 - 主分类号： H10N50/10 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，主要先形成一磁性隧道结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一衬垫层于该MTJ上，形成一第二衬垫层于该第一衬垫层上，形成一金属间介电层于该MTJ上，形成一金属内连线于该金属间介电层、该第二衬垫层以及该第一衬垫层内并电连接该MTJ，其中该第一衬垫层以及该第二衬垫层包含不同材料。
半导体元件及其制作方法

[发明专利]磁阻式随机存取存储器及其制作方法-CN201910634906.1有效
发明人：王慧琳;翁宸毅;谢晋阳;李怡慧;刘盈成;施易安;张境尹;曾奕铭;王裕平;林建廷;何坤展;邹宜勋;李昌珉;曾译苇;赖育聪;谢军 -专利权人：联华电子股份有限公司
申请日： 2019-07-15 - 公布日： 2023-09-29 - 主分类号： H10N50/10 文献下载
摘要：本发明公开一种磁阻式随机存取存储器及其制作方法，其中该磁阻式随机存储器包括下电极层，位于一基底上方、磁隧穿结叠层，位于该下电极层上方、以及上电极层，位于该磁隧穿结叠层上方，其中该上电极层的材料为氮化钛，该氮化钛中氮成分的比例从该上电极层的顶面往底面递减。
磁阻随机存取存储器及其制作方法

[发明专利]磁阻随机存取存储单元-CN201910030820.8有效
发明人：王慧琳;曾译苇;王明俊;翁宸毅;谢晋阳;张境尹;王裕平;林建廷;刘盈成;施易安;李怡慧;曾奕铭 -专利权人：联华电子股份有限公司
申请日： 2019-01-14 - 公布日： 2023-05-19 - 主分类号： H10B61/00 文献下载
摘要：本发明公开一种磁阻随机存取存储单元，其包含：一基底，其上具有一介电层；一导孔，设于该介电层中；一柱状堆叠，设于该导孔上，该柱状堆叠包含一底电极、一磁隧穿结层，设于该底电极上，以及一顶电极，设于该磁隧穿结层上；以及一间隙壁层，设于该柱状堆叠的侧壁上，其中该顶电极凸出于该间隙壁的一顶面。
磁阻随机存取存储单元

[发明专利]一种制作半导体元件的方法-CN201910062002.6有效
发明人： 施易安;曾奕铭;李怡慧;刘盈成;王裕平 -专利权人：联华电子股份有限公司
申请日： 2019-01-23 - 公布日： 2023-05-12 - 主分类号： H10N50/01 文献下载
摘要：本发明公开一种制作半导体元件的方法，其主要先形成一金属间介电层于一基底上，然后形成一金属内连线于该金属间介电层内，形成一下电极层于该金属间介电层上，形成一遮盖层于该下电极层上，再去除部分该遮盖层、部分该下电极层以及部分该金属间介电层以形成一凹槽。
一种制作半导体元件方法

[发明专利]半导体元件-CN202110748672.0在审
发明人：王柏伟;施易安;马焕淇 -专利权人：联华电子股份有限公司
申请日： 2021-07-02 - 公布日： 2023-01-03 - 主分类号： G11C11/16 文献下载
摘要：本发明公开一种半导体元件，其主要包含一感测放大器、第一磁性隧穿结(magnetic tunneling junction,MTJ)沿着第一距离连接该感测放大器、第二MTJ沿着第二距离连接该感测放大器以及第三MTJ沿着第三距离连接该感测放大器，其中第一距离小于第二距离，第二距离小于第三距离，第一MTJ的临界尺寸小于第二MTJ的临界尺寸，且第二MTJ的临界尺寸小于第三MTJ的临界尺寸。
半导体元件

[发明专利]半导体元件及其制作方法-CN202011203268.7在审
发明人：林大钧;施易安;蔡滨祥;蔡馥郁 -专利权人：联华电子股份有限公司
申请日： 2020-11-02 - 公布日： 2022-05-06 - 主分类号： H01L27/22 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于基底上，然后形成一上电极于MTJ上，形成一金属间介电层环绕上电极及MTJ，形成一接触层于金属间介电层及MTJ上，再图案化接触层以形成一接触垫，其中接触垫设于上电极以及上电极一侧的金属间介电层上。
半导体元件及其制作方法

[发明专利]半导体元件及其制作方法-CN202010717276.7在审
发明人：陈禹钧;刘彦群;冯雅圣;邱久容;曾奕铭;施易安;李怡慧;朱中良;胡修豪 -专利权人：联华电子股份有限公司
申请日： 2020-07-23 - 公布日： 2022-01-25 - 主分类号： H01L43/02 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中该半导体元件主要包含磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)区以及逻辑区定义于基底上，第一金属内连线设于MRAM区，第二金属内连线设于逻辑区，停止层由第一金属内连线延伸至第二金属内连线且第一金属内连线上的停止层以及第二金属内连线上的停止层包含不同厚度以及一磁性隧穿结(magnetic tunneling junction,MTJ)设于第一金属内连线上。
半导体元件及其制作方法

[发明专利]半导体元件及其制作方法-CN202010645970.2在审
发明人：邱久容;冯雅圣;曾奕铭;施易安;陈禹钧;李怡慧;朱中良;胡修豪 -专利权人：联华电子股份有限公司
申请日： 2020-07-07 - 公布日： 2022-01-07 - 主分类号： H01L27/22 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一金属间介电层于基底上，然后形成一凹槽于金属间介电层内，形成一合成反铁磁层于该凹槽内，形成一金属层于合成反铁磁层上，平坦化金属层以及合成反铁磁层以形成一金属内连线，再形成一磁性隧道结(magnetic tunneling junction,MTJ)于金属内连线上。
半导体元件及其制作方法

[发明专利]磁阻式随机存取存储器-CN202010548682.5在审
发明人：李怡慧;曾奕铭;邱久容;朱中良;陈禹钧;冯雅圣;施易安;胡修豪;王裕平 -专利权人：联华电子股份有限公司
申请日： 2020-06-16 - 公布日： 2021-12-17 - 主分类号： G11C11/16 文献下载
摘要：本发明提供一种磁阻式随机存取存储器。该磁阻式随机存取存储器包含多个存储器单元、运作单元、电压产生器，及输入/输出电路。运作单元包含多个存储器单元中的多组存储器单元。电压产生器用来分压一电压控制信号以提供多笔控制信号，并选择性地输出多笔控制信号至输入/输出电路。输入/输出电路再依据多笔控制信号分别输出多笔切换脉冲信号至运作单元中的多组存储器单元，其中多笔切换脉冲信号的脉冲宽度或电平彼此相异。
磁阻随机存取存储器

[发明专利]半导体结构及其制作方法-CN201910688355.7在审
发明人：王慧琳;王裕平;翁宸毅;谢晋阳;李怡慧;刘盈成;施易安;曾奕铭;张境尹;林建廷 -专利权人：联华电子股份有限公司
申请日： 2019-07-29 - 公布日： 2021-02-02 - 主分类号： H01L27/22 文献下载
摘要：本发明公开一种半导体结构及其制作方法，其中该半导体结构的制作方法包括提供一基底，该基底包括一逻辑元件区以及一存储器元件区，接着于该基底上形成一第一介电层，再于该存储器元件区的该第一介电层上形成多个存储器堆叠结构，然后形成一绝缘层共型地覆盖该些存储器堆叠结构以及该第一介电层，之后进行一回蚀刻制作工艺以蚀刻移除部分该绝缘层，但不显露出任一该存储器堆叠结构。回蚀刻制作工艺之后，形成一第二介电层，填满该些存储器堆叠结构之间的间隙。
半导体结构及其制作方法

[发明专利]磁阻式随机存取存储器-CN201910653783.6在审
发明人：王慧琳;翁宸毅;刘盈成;李怡慧;谢晋阳;施易安;张境尹;曾奕铭;王裕平 -专利权人：联华电子股份有限公司
申请日： 2019-07-19 - 公布日： 2021-01-19 - 主分类号： H01L43/08 文献下载
摘要：本发明公开一种磁阻式随机存储器结构，其包括多个存储单元阵列区、多个磁阻式随机存取存储器单元设置于该存储单元阵列区中、一氮化硅衬层共形地覆盖在该多个磁阻式随机存取存储器单元之上、一原子层沉积介电层覆盖在该存储单元阵列区中的该氮化硅衬层上，其中该原子层沉积介电层的表面呈曲面型态下凹延伸至该些存储单元阵列区的边界的该氮化硅衬层处、以及一超低介电常数介电层覆盖在该原子层沉积介电层上。
磁阻随机存取存储器

[发明专利]半导体元件及其制作方法-CN201910114096.7在审
发明人：王慧琳;刘盈成;施易安;李怡慧;翁宸毅;谢晋阳;曾奕铭;张境尹;王裕平 -专利权人：联华电子股份有限公司
申请日： 2019-02-14 - 公布日： 2020-08-21 - 主分类号： H01L27/22 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中该半导体元件包含一金属氧化物半导体晶体管设于一基底上，一层间介电层设于该金属氧化物半导体晶体管上，以及一磁性隧穿结(magnetic tunneling junction,MTJ)设于该层间介电层上，其中MTJ上表面包含一倒V形且MTJ上表面是电连接至金属氧化物半导体晶体管的一源极/漏极区域。
半导体元件及其制作方法

[发明专利]磁阻式随机存取存储器结构及其制作方法-CN201910030836.9在审
发明人：李怡慧;曾奕铭;刘盈成;施易安;王裕平 -专利权人：联华电子股份有限公司
申请日： 2019-01-14 - 公布日： 2020-07-21 - 主分类号： H01L27/22 文献下载
摘要：本发明公开一种磁阻式随机存取记忆体存储器结构及其制作方法，该磁阻式随机存取存储器结构包含一介电层，一接触洞设置于介电层中，一接触插塞填入接触洞并且凸出于介电层，其中接触插塞包含一下部元件和一上部元件，下部元件填入接触洞并且为矩形，上部元件位于接触洞之外，上部元件包含一顶边和一底边，顶边和底边互相平行，底边较顶边接近接触洞，底边大于顶边，以及一磁阻式随机存取存储器位于接触插塞上方并且接触接触插塞。
磁阻随机存取存储器结构及其制作方法

1
共 13 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top