“新井大辅”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]MOSFET、MOSFET的制造方法以及电力转换电路-CN201780088751.5有效
发明人： 新井大辅;北田瑞枝;浅田毅;铃木教章;村上晃一 -专利权人：新电元工业株式会社
申请日： 2017-12-27 - 公布日： 2023-07-07 - 主分类号： H01L29/78 文献下载
摘要：MOSFET100，具备：半导体基体110，在n型柱形区域113以及p型柱形区域115构成超结结构；以及栅极电极122，通过栅极绝缘膜120形成，其中，在半导体基体110中，当将提供作为MOSFET的主要运作的区域设为活性区域A1、将保持耐压的区域设为外周区域A3、以及将位于活性区域A1与外周区域A3中间的区域设为活性连接区域A2时，在半导体基体110的活性区域A1、活性连接区域A2以及外周区域A3中，晶格缺陷仅被生成于活性区域A1以及活性连接区域A2。此外，电力转换电路，具备：用于制造MOSFET100的制造方法以及MOSFET100。本发明的MOSFET100能够减少恢复损失，并且与以往的MOSFET相比难以产生振动。
mosfet 制造方法以及电力转换电路

[发明专利]MOSFET以及电力转换电路-CN201780088740.7有效
发明人： 新井大辅;北田瑞枝 -专利权人：新电元工业株式会社
申请日： 2017-05-26 - 公布日： 2022-12-30 - 主分类号： H01L29/78 文献下载
摘要：本发明的MOSFET100包括：具有超级结结构117的半导体基体110；以及经由栅极绝缘膜124形成在半导体基体110的第一主面侧的栅电极126，当n型柱形区域114的掺杂物总量与p型柱形区域116的掺杂物总量不同的状态下，在将该平均正电荷密度ρ(x)为0时的深度位置表示为Xm，将第1主面侧的耗尽层中的表面中最深的深度位置表示为X0’，并将基准平均正电荷密度表示为ρ0(x)为0时的深度位置表示为Xm，将第1主面侧的耗尽层中最深的深度位置表示为X0时，满足公式：|X0‑X0’|＜|Xm‑Xm’|。根据本发明的MOSFET100，即便是在栅极周围的电荷平衡存在波动的情况下，也能够减小关断时开关特性的波动。
mosfet 以及电力转换电路

[发明专利]液体排出装置以及液体充填方法-CN202210185458.3在审
发明人：绿川琉树;赤井武志;山矢优;前田礼男;松本贵彦;野野山裕介;鲛岛达哉;新井大辅 -专利权人：株式会社理光
申请日： 2022-02-28 - 公布日： 2022-09-30 - 主分类号： C12M1/32 文献下载
摘要：本发明涉及液体排出装置以及液体充填方法。本发明的课题在于，使得液体排出稳定化。本发明一形态涉及的液体排出装置，包括液体排出机构，所述液体排出机构包括:膜状部件，设有排出液体的喷嘴孔；支持部，支持所述膜状部件；以及液体保持部，保持包含所述液体的一种以上液体，所述膜状部件的所述液体保持部侧的面与水的接触角至少小于90度。
液体排出装置以及充填方法

[发明专利]MOSFET以及电力转换电路-CN201680088772.2有效
发明人： 新井大辅;北田瑞枝 -专利权人：新电元工业株式会社
申请日： 2016-11-11 - 公布日： 2021-12-28 - 主分类号： H01L29/78 文献下载
摘要：本发明的MOSFET100的特征在于，包括：半导体基体110，具有n型柱形区域114、p型柱形区域116、基极区域118、以及源极区域120，并且由n型柱形区域114以及p型柱形区域116构成超级结结构；沟槽122，具有侧壁以及底部；栅电极126，经由栅极绝缘膜124形成在沟槽122内；载流子补偿电极128，位于栅电极126与沟槽122的底部之间；绝缘区域130，将载流子补偿电极128与侧壁以及底部分离；以及源电极132，在与源极区域120电气连接的同时也与载流子补偿电极128电气连接。根据本发明的MOSFET100，即便栅极周围的电荷平衡存在变动，也能够将关断MOSFET后的开关特性的变动减小至比以往更小的水平。
mosfet 以及电力转换电路

[发明专利]MOSFET以及电力转换电路-CN201780052518.1有效
发明人： 新井大辅;北田瑞枝 -专利权人：新电元工业株式会社
申请日： 2017-03-17 - 公布日： 2021-11-16 - 主分类号： H01L29/78 文献下载
摘要：本发明的MOSFET100，包括：具有超级结结构117的半导体基体110；以及经由栅极绝缘膜124后被形成在半导体基体110的第一主面侧上的栅电极126，其特征在于：在以超级结结构117中规定深度位置的深度x为横轴，以超级结结构117中规定深度位置上的平均正电荷密度p(x)为纵轴时，将MOSFET关断后超级结结构117耗尽时的，超级结结构117中规定深度位置上的平均正电荷密度p(x)展现为上凸的向右上扬的曲线。根据本发明的MOSFET，即便栅极周围的电荷平衡存在变动，也能够将关断后的开关特性的变动减小至比以往更小的水平。
mosfet 以及电力转换电路

[发明专利]MOSFET以及电力转换电路-CN201680088767.1有效
发明人： 新井大辅;久田茂;北田瑞枝;浅田毅 -专利权人：新电元工业株式会社
申请日： 2016-09-16 - 公布日： 2021-10-29 - 主分类号： H01L29/78 文献下载
摘要：本发明的MOSFET100，用于具备：反应器；电源；MOSFET100；以及整流元件，的电力转换电路中，其特征在于，包括：半导体基体110，具有n型柱形区域114以及p型柱形区域116，并且由n型柱形区域114以及p型柱形区域116构成超级结结构，其中，n型柱形区域114以及p型柱形区域116被形成为：p型柱形区域116的掺杂物总量比n型柱形区域114的掺杂物总量更高，在开启MOSFET后，运作为：从平面上看在n型柱形区域114的中央，出现电场强度比n型柱形区域114的中央以外的区域更低的低电场区域。根据本发明的MOSFET，在开启MOSFET后，就能够使MOSFET更难产生振荡，并且，还能够降低整流元件的浪涌。
mosfet 以及电力转换电路

[发明专利]功率半导体装置以及功率半导体装置的制造方法-CN201780008005.0有效
发明人：北田瑞枝;浅田毅;山口武司;铃木教章;新井大辅 -专利权人：新电元工业株式会社
申请日： 2017-01-16 - 公布日： 2021-05-25 - 主分类号： H01L29/78 文献下载
摘要：本发明的功率半导体装置100，其特征在于，包含：半导体基体110，由多个第一导电型柱形区域以及多个第二导电型柱形区域构成超级结构造；多个沟槽122；栅极绝缘膜124；栅电极126；层间绝缘膜128；接触孔130，在相互邻接的两个沟槽122之间分别形成有两个以上；金属塞132，在接触孔的内部填充金属后形成；以及电极136，其中，第一导电型高浓度扩散区域120仅被形成在：相互邻接的两个沟槽122之间的，沟槽122与距离沟槽最近的金属塞132之间。通过本发明的功率半导体装置，就能够提供一种符合电子器件低成本化以及小型化要求的，并且具有高击穿耐量的功率半导体装置。
功率半导体装置以及制造方法

[发明专利]半导体装置以及半导体装置的制造方法-CN201780004150.1有效
发明人：北田瑞枝;浅田毅;山口武司;铃木教章;新井大辅 -专利权人：新电元工业株式会社
申请日： 2017-02-27 - 公布日： 2021-04-27 - 主分类号： H01L29/78 文献下载
摘要：本发明的功率半导体装置100,包括：半导体基体110，在第一半导体层112上层积有第二半导体层114，在第二半导体层114的表面形成有沟槽118，在沟槽118内形成有由外延层构成的第三半导体层116；第一电极126；层间绝缘膜122，具有规定开口128；以及第二电极124，其中，在开口128的内部填充有金属，并且开口128位于避开第三半导体层116的中央部的位置上，第二电极124经由金属与第三半导体层116相连接，第三半导体层116的中央部的表面被层间绝缘膜122所覆盖。根据本发明的半导体装置，其提供一种：具备在沟槽118内形成有由外延层构成的第三半导体层116的，同时不易因穿通模式下的击穿导致耐压降低的半导体装置。
半导体装置以及制造方法

[发明专利]功率半导体装置以及功率半导体装置的制造方法-CN201680068884.1有效
发明人： 新井大辅;北田瑞枝;浅田毅;山口武司;铃木教章 -专利权人：新电元工业株式会社
申请日： 2016-03-31 - 公布日： 2020-12-22 - 主分类号： H01L29/78 文献下载
摘要：本发明的功率半导体装置100，具有超级结结构，包括：低电阻半导体层112、n‑型柱形区域113、p‑型柱形区域115、基极区域116、沟槽118、栅极绝缘膜120、栅电极122、源极区域124、层间绝缘膜126、接触孔128、金属塞130、p+型扩散区域、源电极134、以及栅极焊盘电极135，并且，有源元件部R1，在距离栅极焊盘部R2最近的规定的p‑型柱形区域115A，与与沟槽118接触的n‑型柱形区域113中距离栅极焊盘部R2最近的规定的n‑型柱形区域113A之间，具备n‑型柱形区域113B。本发明的功率半导体装置，是一种符合低成本化以及小型化要求的，并且能够在维持高耐压的同时降低导通电阻的，具有高击穿耐量的功率半导体装置。
功率半导体装置以及制造方法

[发明专利]输送装置以及图像形成装置-CN201811266283.9在审
发明人： 新井大辅;藤田雄大 -专利权人：株式会社理光
申请日： 2018-10-29 - 公布日： 2019-06-04 - 主分类号： B65H5/36 文献下载
摘要：本发明涉及输送装置和图像形成装置，其目的在于提供能够在片材的校正和输送动作结束后迅速地向基准位置移动，以准备好下一次片材输送动作的输送装置。输送装置(30)具备用于在输送纸张(P)的同时校正纸张(P)的位置偏离的夹持辊(32)、设于夹持辊(32)的纸张输送方向下游且用于输送纸张(P)的定时辊(33)、以及检测夹持辊(32)与纸张(P)的输送路径的分离的第四边缘传感器(40)，夹持辊(32)通过离开纸张(P)的输送路径上的基准位置，来校正纸张(P)的位置偏离，并且，通过第四边缘传感器(40)检测夹持辊(32)的分离，在定时辊(33)输送纸张P的期间中，向所述基准位置移动。
夹持辊输送装置基准位置校正图像形成装置边缘传感器输送路径位置偏离定时辊片材输送输送动作纸张输送检测移动片材

[发明专利]MOSFET以及电力转换电路-CN201680088771.8在审
发明人： 新井大辅;久田茂;北田瑞枝;浅田毅 -专利权人：新电元工业株式会社
申请日： 2016-09-02 - 公布日： 2019-04-16 - 主分类号： H01L21/336 文献下载
摘要：本发明的MOSFET100，用于具备：反应器；电源；MOSFET；以及整流元件的电力转换电路中，其特征在于：具备：具有由所述n型柱形区域以及所述p型柱形区域构成超级结结构的半导体基体，其中，所述n型柱形区域以及所述p型柱形区域被形成为：使所述n型柱形区域的掺杂物总量比所述p型柱形区域的掺杂物总量更高，在关断所述MOSFET后，运作为：在从漏极电流开始减少直到漏极电流最初变为零的期间内，依次出现所述漏极电流减少的第一期间、所述漏极电流增加的第二期间、以及所述漏极电流再次减少的第三期间。根据本发明的MOSFET，由于能够在关断MOSFET后，将MOSFET的浪涌电压减小至比以往更小的程度，因此就能够使其适用于各种电力转换电路。
漏极电流电力转换电路柱形区域形区域掺杂物关断半导体基体超级结结构浪涌电压整流元件反应器减小电源

[发明专利]半导体器件-CN201310036673.8有效
发明人： 新井大辅;久保荣;池上雄太 -专利权人：瑞萨电子株式会社
申请日： 2013-01-24 - 公布日： 2013-08-14 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件，提高了包含IGBT的半导体器件的生产成品率。由绝缘膜规定且形成有IGBT元件的激活区域(AC)在俯视观察时具有隔开固定间隔地沿第1方向延伸的第1长边(L1)和第2长边(L2)。而且，在第1长边(L1)及第2长边(L2)的一方的端部，具有与第1长边(L1)呈第1角度(θ1)的第1短边(S1)、和与第2长边(L2)呈第2角度(θ2)的第2短边(S2)，在第1长边(L1)及第2长边(L2)的另一方的端部，具有与第1长边(L1)呈第3角度(θ3)的第3短边(S3)、和与第2长边(L2)呈第4角度(θ4)的第4短边(S4)。第1角度(θ1)、第2角度(θ2)、第3角度(θ3)、以及第4角度(θ4)在大于90度小于180度的范围内。
半导体器件

[发明专利]车辆用电池单元-CN201180053440.8有效
发明人：高桥广一;小池荣治;新井大辅;镰田太久郎;涩谷健太郎;武富春美 -专利权人：本田技研工业株式会社
申请日： 2011-10-13 - 公布日： 2013-07-10 - 主分类号： H01M2/10 文献下载
摘要：提供一种车辆用电池单元，通过将层叠了多个电池单体(21)的第2电池模块(22B)的第2支柱板(30B)以及第2端板(29B)载置在层叠了多个电池单体(21)的第1电池模块(22A)的第1支柱板(30A)以及第1端板(29A)的上部，由此，可以防止第2电池模块(22B)的重量施加于第1电池模块(22A)的电池单体(21)。而且由于不需要将支承第2电池模块(22B)的重量的部件设置在第1电池模块(22A)的外部，因此可使第1电池模块(22A)小型化。
车辆用电单元

[发明专利]半导体器件及其制造方法-CN201080064468.7有效
发明人： 新井大辅;中沢芳人;细谷哲央 -专利权人：瑞萨电子株式会社
申请日： 2010-02-25 - 公布日： 2012-11-28 - 主分类号： H01L29/739 文献下载
摘要：为了提高IGBT的特性，尤其是减小额定损失、切断时间和切断损失，在具有基极层（2）、具有开口部（5）的埋入绝缘膜（3）、在开口部（5）之下与基极层（2）连接的表面半导体层（4）、在表面半导体层上形成的p型沟道形成层（7）、n+型源极层（8）、p+型发射极层（9）、在表面半导体层（4）上夹着栅绝缘膜（10）形成的栅电极（11）、n+型缓冲层（18）和p型集电极层（19）的IGBT中，表面半导体层（4）的厚度为20nm~100nm左右。
半导体器件及其制造方法

1
共 14 条