“张若芳”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果38个，建议您升级VIP下载更多相关专利

[发明专利]三维存储器及其制备方法、及电子设备-CN201910973298.7有效
发明人：杨号号;霍宗亮;张若芳;张富山;徐前兵;毛晓明 -专利权人：长江存储科技有限责任公司
申请日： 2019-10-14 - 公布日： 2023-08-18 - 主分类号： H10B43/20 文献下载
摘要：本发明提供一种三维存储器及其制备方法、及电子设备。三维存储器包括：存储结构；第一非存储结构；第二非存储结构；所述存储结构包括沿第一方向的第一边缘，所述第一非存储结构包围所述第一边缘，所述存储结构还包括沿第二方向的第二边缘，所述第二边缘与所述第一边缘相连接，所述第二非存储结构包围所述第二边缘。本发明解决了由于边缘的沟道孔内形成的外延结构较薄，甚至容易缺失，从而影响三维存储器的电性能，如读写、编程或者擦除等性能的技术问题。
三维存储器及其制备方法电子设备

[发明专利]三维存储器的形成方法-CN202010279557.9有效
发明人：徐前兵;张磊;鲁周阳;董明;张若芳;张富山;阳涵 -专利权人：长江存储科技有限责任公司
申请日： 2020-04-10 - 公布日： 2023-07-04 - 主分类号： H10B41/35 文献下载
摘要：本发明涉及半导体制造技术领域，尤其涉及一种三维存储器的形成方法。所述三维存储器的形成方法包括如下步骤：提供一衬底，所述衬底表面具有第一堆叠层，所述第一堆叠层包括核心区域和位于所述核心区域一侧的台阶区域，所述核心区域背离所述台阶区域的一侧为倾斜侧面，所述核心区域内具有第一沟道孔；形成至少覆盖所述倾斜侧面的牺牲层；沉积填充材料于所述第一堆叠层，形成填充所述第一沟道孔的填充层，覆盖于所述牺牲层表面的所述填充材料形成残留层；去除所述牺牲层，所述残留层随所述牺牲层的去除而剥离。本发明实现了对残留层的充分去除，避免了残余的所述残留层对后续工艺的影响。
三维存储器形成方法

[发明专利]三维存储器及其形成方法-CN202010236262.3有效
发明人：张富山;曾凡清;王恩博;阳涵;张若芳 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-30 - 公布日： 2023-06-27 - 主分类号： H10B43/35 文献下载
摘要：本发明涉及半导体制造技术领域，尤其涉及一种三维存储器及其形成方法。所述一种三维存储器形成方法包括如下步骤：提供一衬底；形成堆叠结构于所述衬底表面，所述堆叠结构包括沿垂直于所述衬底的方向交替叠置的牺牲层和层间绝缘层；所述层间绝缘层中具有掺杂元素，所述掺杂元素用于增强所述层间绝缘层的化学稳定性。本发明增强了所述层间绝缘层对酸碱试剂的抗腐蚀性，使得在后续的沟道孔刻蚀以及酸性试剂清洗过程中，减少甚至是避免对所述层间绝缘层的影响，有效改善了三维存储器阵列区域的电学性能。
三维存储器及其形成方法

[发明专利]一种三维存储器件及其制造方法-CN202010236735.X有效
发明人：张富山;曾凡清;周文斌;王恩博;阳涵;董明;张若芳 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-30 - 公布日： 2023-02-03 - 主分类号： H10B43/10 文献下载
摘要：本发明公开了一种三维存储器件及其制造方法，包括：衬底、堆叠层、在第一纵向贯穿该堆叠层的存储沟道阵列、栅线狭缝、阶梯触点阵列、以及位于该存储沟道阵列和阶梯触点阵列之间的交接区器件阵列，该栅线狭缝在平行于衬底的第一横向上延伸，其中，该交接区器件阵列包括多个器件，且沿第二横向包括：中间区域、以及位于中间区域两侧的第一边缘区域和第二边缘区域，该器件在中间区域的关键尺寸，小于第一边缘区域和第二边缘区域的关键尺寸，这样通过在第二横向将器件的关键尺寸设置成渐变，可以缓解边缘处的局部应力问题，同时避免通道蚀刻不完全的风险。
一种三维存储器件及其制造方法

[发明专利]3D存储器件及其制造方法-CN201910318434.9有效
发明人：徐前兵;杨号号;王恩博;卢峰;张若芳;张富山;刘沙沙 -专利权人：长江存储科技有限责任公司
申请日： 2019-04-19 - 公布日： 2022-04-01 - 主分类号： H01L27/11556 文献下载
摘要：公开了一种3D存储器件及其制造方法，包括：在衬底上形成第一叠层结构；形成贯穿第一叠层结构的第一柱体；在第一叠层结构上形成第二叠层结构；形成贯穿第二叠层结构的第二柱体；去除第一柱体和第二柱体的一部分，形成沟道孔；以及在沟道孔内形成沟道柱，其中，第一柱体至少包括线性氧化层和多晶硅层，第二柱体至少包括线性氧化层；第一柱体和第二柱体的线性氧化层在第一叠层结构和第二叠层结构的边界处断开，且在断开处沟道柱连续延伸。本发明实施例在第一叠层结构内形成线性氧化层和多晶硅层，在第二叠层结构内形成线性氧化层，在刻蚀多晶硅层时两层叠层结构内的线性氧化层可以避免连接处叠层结构受损，从而提高3D存储器件的良率和可靠性。
存储器件及其制造方法

[发明专利]一种三维存储器件的形成方法及三维存储器件-CN201811169224.X有效
发明人：杨号号;张若芳;张富山;徐前兵;王恩博;李兆松;刘沙沙;卢峰;何家兰 -专利权人：长江存储科技有限责任公司
申请日： 2018-10-08 - 公布日： 2022-02-22 - 主分类号： H01L27/1157 文献下载
摘要：本发明实施例公开了一种三维存储器件的形成方法及三维存储器件，其中，所述方法包括：沿三维存储器件下叠层的上表面，向下通道孔填充多晶硅，以在所述下叠层的上表面沉积第一多晶硅层，以及在所述下通道孔沉积第二多晶硅层；打磨去除所述第一多晶硅层和预设厚度的下叠层；在打磨后的下叠层之上沉积第一材料层；在所述第一材料层之上沉积形成上叠层；刻蚀所述上叠层，以形成与所述下通道孔对应的上通道孔。
一种三维存储器件形成方法

[发明专利]3D存储器件及其制造方法-CN202010240421.7有效
发明人：吴林春;刘磊;张中;张若芳 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-31 - 公布日： 2021-11-16 - 主分类号： H01L27/11565 文献下载
摘要：本申请公开了一种3D存储器件及其制造方法。该3D存储器件制造方法包括：在半导体衬底上形成具有台阶状的绝缘叠层结构，每个台阶包括牺牲层以及位于牺牲层下方的层间绝缘层；在牺牲层暴露的至少部分表面形成保护层；在保护层上方形成覆盖绝缘叠层结构的介质层；将牺牲层替换为栅极导体层以形成栅叠层结构；在至少一个所述台阶上形成与所述栅极导体层连通的导电通道，其中，保护层作为形成导电通道的停止层，导电通道与栅极导体层至少部分接触。该制造方法通过在叠层结构表面处理形成保护层，并以保护层作为停止层执行刻蚀工艺进而形成台阶区接触，在单层介质叠层厚度减小的情况下降低了刻蚀难度，提升了存储器件的可靠性。
存储器件及其制造方法

[发明专利]一种筛选指纹图谱遗传标记的方法-CN201711230736.8有效
发明人：齐建建;练群;张若芳;蒲媛媛 -专利权人：内蒙古大学
申请日： 2017-11-29 - 公布日： 2021-11-02 - 主分类号： G16B20/20 文献下载
摘要：本发明涉及生物信息学领域，具体公开了一种筛选指纹图谱遗传标记的方法及M‑strategy(最大化策略)的新用途。本发明使用M‑strategy，并结合各类遗传标记数据，对核心遗传标记集合进行筛选，然后用于不同物种指纹图谱的构建，解决了传统遗传标记筛选标准单一、选择效率不高、不易实现自动化等问题。该方法考虑了不同遗传标记之间遗传多样性信息的冗余性以及互补性，能够实现对大量遗传标记的高效、快速筛选，从而避免了遗传标记位点多样性信息的冗余，减少了信息浪费，降低了检测成本，提高了筛选效率。
一种筛选指纹图谱遗传标记方法

[发明专利]一种检测致病疫霉的环介导等温扩增引物组合物及其应用-CN201810748731.2有效
发明人：董莎萌;孔亮;汪慧斌;王帅帅;许萍萍;张若芳;郑小波;王源超 -专利权人：南京农业大学
申请日： 2018-07-10 - 公布日： 2021-09-07 - 主分类号： C12Q1/6844 文献下载
摘要：本发明属于基因工程领域，公开了一种检测致病疫霉的环介导等温扩增引物组合物及其应用。致病疫霉病菌的检测靶标为PiSMC，其核苷酸序列如SEQ ID NO.1所示，该靶标序列特异性的LAMP引物组合物，正向内引物FIP如SEQ ID NO.2所示，反向内引物BIP如SEQ ID NO.3所示，正向外引物F3如SEQ ID NO.4所示，反向外引物B3如SEQ ID NO.5所示，反向环引物LB如SEQ ID NO.6所示。本发明的检测体系在LAMP扩增条件下，能快速、高效、高特异、高灵敏地检测到致病疫霉病菌，同时可以肉眼观察检测结果。因此，对于田间马铃薯晚疫病病害的检测具有重要的应用价值。
一种检测致病环介导等温扩增引物组合及其应用

[发明专利]在三维存储器件中由保护性电介质层保护的半导体插塞及其形成方法-CN202110619167.6在审
发明人：杨号号;张勇;王恩博;张若芳;张富山;徐前兵 -专利权人：长江存储科技有限责任公司
申请日： 2018-09-27 - 公布日： 2021-09-03 - 主分类号： H01L27/1157 文献下载
摘要：公开了具有由电介质层保护的半导体插塞的3D存储器件及其形成方法的实施例。在示例中，3D存储器件包括衬底、在衬底上的包括多个交错的导体层和电介质层的存储堆叠层、以及垂直延伸穿过存储堆叠层的存储器串。存储器串包括位于存储器串的下部的半导体插塞、半导体插塞上的保护性电介质层、以及在保护性电介质层之上并沿着存储器串的侧壁的存储膜。
三维存储器件保护性电介质保护半导体及其形成方法

[发明专利]三维存储器及其制造方法-CN202110214761.7在审
发明人： 张若芳;王恩博;杨号号;徐前兵;胡禺石;张富山 -专利权人：长江存储科技有限责任公司
申请日： 2018-07-12 - 公布日： 2021-06-25 - 主分类号： H01L27/1157 文献下载
摘要：本发明公开了一种三维存储器及其制造方法。其中，三维存储器包括：栅极叠层结构，包括若干层间隔排列的栅极；穿过所述栅极叠层结构的沟道结构，所述沟道结构包括沿所述栅极的堆叠方向依次设置的下沟道柱、导电连接层、上沟道柱；所述上沟道柱包括：上沟道层，下端延伸至所述导电连接层内并与所述导电连接层接触；上存储器层，环绕部分所述上沟道层，且位于所述导电连接层的顶面之上；所述下沟道柱包括：下沟道层，上端延伸至所述导电连接层并与所述导电连接层接触；下存储器层，环绕部分所述下沟道层，且位于所述导电连接层的底面之下；其中，所述导电连接层、所述上沟道层以及所述下沟道层的材料相同。
三维存储器及其制造方法

[发明专利]三维存储器及其制造方法-CN201810765577.X有效
发明人： 张若芳;王恩博;杨号号;徐前兵;胡禺石;张富山 -专利权人：长江存储科技有限责任公司
申请日： 2018-07-12 - 公布日： 2021-04-06 - 主分类号： H01L27/1157 文献下载
摘要：本发明公开了一种三维存储器及其制造方法。其中，三维存储器包括：栅极叠层结构，包括若干层间隔排列的栅极；穿过所述栅极叠层结构的沟道结构，所述沟道结构包括沿所述栅极的堆叠方向依次设置的下沟道柱、导电连接层、上沟道柱；所述上沟道柱包括：沟道层，下端延伸至所述导电连接层内并与所述导电连接层接触；存储器层，环绕部分所述沟道层，且位于所述导电连接层的顶面之上。
三维存储器及其制造方法

[发明专利]一种三维存储器件的形成方法及三维存储器件-CN201811169251.7有效
发明人：杨号号;朱宏斌;张勇;张若芳 -专利权人：长江存储科技有限责任公司
申请日： 2018-10-08 - 公布日： 2021-02-26 - 主分类号： H01L27/115 文献下载
摘要：本发明实施例公开了一种三维存储器件的形成方法及三维存储器件，其中，所述方法包括：刻蚀三维存储器件的下叠层，以形成N个下通道孔，其中，N大于等于2；在所述下叠层之上沉积形成上叠层；对应所述下通道孔刻蚀所述上叠层，以形成M个上通道孔，其中，M小于N，所述M个上通道孔与所述N个下通道孔中的M个下通道孔一一对应。
一种三维存储器件形成方法

[发明专利]3D NAND存储器件及其形成方法-CN202010112351.7有效
发明人： 张若芳;王恩博;杨号号;徐前兵;胡禺石;张富山 -专利权人：长江存储科技有限责任公司
申请日： 2018-09-13 - 公布日： 2021-02-26 - 主分类号： H01L27/1157 文献下载
摘要：新颖的3D NAND存储器件及其形成方法。在存储器件中，在衬底之上形成包括第一沟道结构、多个第一字线层和第一绝缘层的下存储单元串。所述第一沟道结构从衬底伸出，并且穿过所述第一字线层和所述第一绝缘层。堆栈间触点形成在所述下存储单元串之上并与所述第一沟道结构连接。在堆栈间触点之上形成上存储单元串。所述上存储单元串包括第二沟道结构、多个第二字线和第二绝缘层。所述第二沟道结构穿过所述第二字线和所述第二绝缘层，并且延伸到堆栈间触点中，并且进一步横向延伸到所述第二绝缘层中。所述第二沟道结构的沟道电介质区在所述堆栈间触点上方。
nand 存储器件及其形成方法

[发明专利]半导体器件及其制造方法-CN202010114927.3有效
发明人： 张若芳;王恩博;杨号号;徐前兵;胡禺石;陶谦 -专利权人：长江存储科技有限责任公司
申请日： 2018-09-27 - 公布日： 2021-02-19 - 主分类号： H01L27/1157 文献下载
摘要：半导体器件包括在半导体器件的衬底之上沿垂直方向堆叠的一串晶体管。该串可以包括第一子串、设置在第一子串之上的沟道连接体和第二子串。第一子串包括第一沟道结构，该第一沟道结构具有沿垂直方向延伸的第一沟道层和第一栅极电介质结构。第二子串堆叠在沟道连接体之上，并且具有第二沟道结构，该第二沟道结构包括沿垂直方向延伸的第二沟道层和第二栅极电介质结构。电耦合第一和第二沟道层的沟道连接体设置在第二栅极电介质结构下方，以使得能够在第二沟道层的底部区域中形成导电路径。底部区域与第二子串中的最下面的晶体管相关联。
半导体器件及其制造方法

1
2
3
下一页»
尾页
共 38 条