|
|
钻瓜专利网为您找到相关结果 18个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体结构及其制造方法-CN202310422893.8在审
-
吴俊;张民慧;王金春;江长
-
长鑫存储技术有限公司
-
2023-04-14
-
2023-06-27
-
H10B12/00
- 本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，方法包括：提供第一基底；在第一基底上形成导电层；在导电层上形成填充层；在填充层中形成贯穿填充层的电容孔，电容孔暴露出导电层的部分表面；在电容孔内形成依次层叠的第二电极层、电介质层和第一电极层，第一电极层、电介质层和第二电极层构成电容结构；提供第二基底，第二基底的表面具有接触结构，接触结构的位置与第一电极层的位置相对应；将第一基底与第二基底正对，以使第一电极层与接触结构正对并接触，并将第一基底和第二基底键合；去除第一基底。本公开实施例提供的半导体结构及其制造方法至少有利于提高半导体结构的性能。
- 半导体结构及其制造方法
- [发明专利]电容器的形成方法及半导体器件-CN202111208407.X在审
-
王晓玲;洪海涵;张民慧
-
长鑫存储技术有限公司
-
2021-10-18
-
2023-04-21
-
H10B12/00
- 本申请实施例提供一种电容器的形成方法及半导体器件，所述电容器的形成方法包括：提供基底；在基底上依次形成第一支撑层和第一牺牲层；形成贯穿第一支撑层和所述第一牺牲层的第一通孔；填充第一通孔，形成第一填充结构；形成覆盖剩余的第一牺牲层和第一填充结构的第二支撑层；形成贯穿第二支撑层的第二通孔；其中，沿平行于第一通孔的径向方向，第一通孔的截面面积小于第二通孔的截面面积；形成覆盖剩余的第二支撑层和第二通孔的第二牺牲层和第三支撑层；形成贯穿第三支撑层和第二牺牲层的第三通孔；去除第一填充结构，以连通第三通孔和第一通孔；依次形成覆盖第一通孔和第三通孔的第一电极层、介质层和第二电极层，以形成电容器。
- 电容器形成方法半导体器件
- [发明专利]通过沉积工艺形成薄膜的方法-CN202110860037.1在审
-
王晓玲;王中磊;洪海涵;张民慧
-
长鑫存储技术有限公司
-
2021-07-28
-
2023-02-03
-
C23C16/455
- 本发明公开了一种通过沉积工艺形成薄膜的方法。所述方法包括：步骤S1，将基底至于沉积腔室中；步骤S2，向沉积腔室中通入前驱体，在所述基底表面形成吸附层；步骤S3，向所述沉积腔室中通入反应体，所述反应体与所述吸附层反应，在所述基底表面形成薄膜层，并产生反应副产物；步骤S4，对所述沉积腔室进行抽真空操作，减小所述沉积腔室中的腔室压力，以降低所述薄膜层表面形成的反应副产物的脱附能；步骤S5，向沉积腔室中通入等离子体，增大形成的薄膜层表面的能量；步骤S6，向所述沉积腔室中通入清洁气体，排出所述沉积腔室中的反应副产物和残余的前驱体和反应体。根据本发明减少形成的薄膜层中的杂质，提高薄膜层的质量和电学性能。
- 通过沉积工艺形成薄膜方法
- [发明专利]半导体结构及制备方法-CN202110819929.7在审
-
王晓玲;洪海涵;张民慧
-
长鑫存储技术有限公司
-
2021-07-20
-
2023-01-24
-
H10B12/00
- 本发明实施例公开了一种半导体结构及制备方法，半导体结构的制备方法包括：在衬底上形成具有若干个第一电容孔的第一叠层结构，柱状下电极填充第一电容孔；在柱状下电极之间的第一叠层结构的顶部形成第一开口，并在第一开口、第一叠层结构及柱状下电极上形成第二叠层结构；在第二叠层结构及第一叠层结构的部分顶部形成第二电容孔，且第二电容孔暴露出柱状下电极的顶部及部分侧壁；并在第二电容孔的底部及侧壁形成杯状下电极，即杯状下电极至少覆盖柱状下电极的部分侧壁，保证上下两层的柱状下电极与杯状下电极具有良好的接触，杯状下电极与柱状下电极共同形成高深宽比的下电极，提高半导体结构存储容量的同时得到电容结构稳定的半导体结构。
- 半导体结构制备方法
- [发明专利]半导体结构及其制备方法-CN202210598910.9在审
-
李永祥;张民慧
-
长鑫存储技术有限公司
-
2022-05-30
-
2022-09-06
-
H01L21/8242
- 本申请涉及一种半导体结构及其制备方法。该制备方法包括：提供衬底；对衬底进行第一离子注入工艺，以形成第一离子注入区域；第一离子注入区域从衬底的上表面向衬底内部延伸；刻蚀衬底以形成字线沟槽；字线沟槽贯穿第一离子注入区域，并延伸至其下方；字线沟槽包括第一部分及与其一体连接的第二部分，第一部分位于第一离子注入区域内，第二部分位于第一离子注入区域的下方；在刻蚀衬底形成字线沟槽的过程中，对第二部分的刻蚀速率大于对第一部分的刻蚀速率，以使得第二部分的宽度大于第一部分的宽度。本申请提供的半导体结构的制备方法能够增大字线沟槽底部截面积，减小在后续制程中所形成的字线的电阻，避免器件功耗的增加和RC延迟的恶化。
- 半导体结构及其制备方法
- [发明专利]半导体结构及其制备方法-CN202210598976.8在审
-
李永祥;张民慧
-
长鑫存储技术有限公司
-
2022-05-30
-
2022-09-06
-
H01L21/8242
- 本申请涉及一种半导体结构及其制备方法。该制备方法包括：提供衬底；于所述衬底内形成离子注入区；所述离子注入区的上表面与所述衬底的上表面具有间距；于所述衬底内形成初始字线沟槽；所述初始字线沟槽自所述衬底的上表面延伸至所述离子注入区内；对所述初始字线沟槽进行拓宽处理，以形成所述字线沟槽；所述字线沟槽底部的宽度大于所述字线沟槽的最小宽度。本申请的半导体结构的制备方法，通过在衬底内形成离子注入区，使得在形成初始字线沟槽之后，能够对初始字线沟槽进行拓宽处理形成字线沟槽，从而能够增大所形成的字线沟槽底部截面积，并减小在后续制程中所形成的字线的电阻，避免器件功耗的增加和RC延迟的恶化。
- 半导体结构及其制备方法
- [发明专利]存储器件及其形成方法-CN202111208150.8在审
-
王晓玲;吴敏敏;洪海涵;张民慧
-
长鑫存储技术有限公司
-
2021-10-18
-
2022-03-01
-
H01L21/8242
- 一种存储器件及其形成方法，所述形成方法，在基底上形成第一牺牲层后，在所述第一牺牲层上形成叠层支撑层，所述叠层支撑层包括第一支撑层和位于第一支撑层上的第二支撑层，所述第一支撑层具有若干第一凸起结构，所述第二支撑层具有若干第二凸起结构，每一个下电极接触结构上方相应的具有一个第一凸起结构和位于第一凸起结构上方的第二凸起结构，且所述第一凸起结构和第二凸起结构均包括平行于所述基底表面的凸起顶部层以及沿垂直于所述基底表面的方向延伸且与所述凸起顶部层边缘连接的凸起延伸壁；在所述叠层支撑层上形成第二牺牲层。通过形成前述特定结构叠层支撑结构提高了对下电极层的支撑强度。
- 存储器件及其形成方法
- [发明专利]一种电容结构及其制备方法-CN202111207961.6在审
-
王晓玲;洪海涵;张民慧
-
长鑫存储技术有限公司
-
2021-10-18
-
2022-01-18
-
H01L27/108
- 本发明涉及半导体制造领域，公开一种电容结构及其制备方法。一种电容结构的制备方法包括：在衬底上依次沉积第一支撑层、第一牺牲层和第二支撑层；在第二支撑层内形成异质区；在第二支撑层上依次沉积第二牺牲层和第三支撑层；通过刻蚀工艺，沿第三支撑层往衬底方向依次刻蚀形成电容孔，且电容孔贯穿异质区，其中，异质区的材料与第二支撑层的材料的刻蚀选择比大于1；在电容孔内表面形成下电极层。自第三支撑层往衬底依次刻蚀的过程中，若刻蚀方向出现一定程度的偏斜，由于异质区的存在，异质区会被优先刻蚀，即下半段的刻蚀起点被异质区纠正，可以在一定程度上纠正刻蚀方向，从而避免因下半段电容孔偏斜程度过大造成的相邻的电容孔互通的问题。
- 一种电容结构及其制备方法
- [发明专利]支撑叠层、电容、及电容的制备方法-CN202110980826.9在审
-
王晓玲;洪海涵;张民慧
-
长鑫存储技术有限公司
-
2021-08-25
-
2021-11-26
-
H01L27/08
- 本发明提供一种支撑叠层、电容、及电容的制备方法。所述电容包括下电极以及支撑下电极的支撑叠层，所述支撑叠层包括：异质叠层，所述异质叠层包含交叠设置的第一材料层和第二材料层，所述第一材料层和所述第二材料层的材质不同；通孔，所述通孔位于所述异质叠层中，所述通孔的侧壁具有因所述侧壁的位置交错而形成的凹陷结构，所述侧壁的位置交错与所述第一材料层和所述第二材料层的交叠设置对应。本发明通过交错设置的具有凹陷结构的支撑叠层，以及与所述支撑叠层凹陷形状相配合的、具有凸起的形状下电极，解决了支撑层和电极易分离的问题，有效防止了电极的松动，提高了电容结构的稳定性。
- 支撑电容制备方法
|
