专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果9个,建议您升级VIP下载更多相关专利
  • [发明专利]集成芯片及其制造方法-CN202011221205.4在审
  • 关文豪;姚福伟;蔡俊琳;余俊磊;张庭辅 - 台湾积体电路制造股份有限公司
  • 2020-11-05 - 2021-08-03 - H01L27/085
  • 本揭露实施例是有关于一种集成芯片及其制造方法。本公开的各种实施例涉及一种集成芯片,所述集成芯片包括:第一未掺杂层,上覆在衬底上。第一障壁层上覆在第一未掺杂层上且具有第一厚度。第一掺杂层上覆在第一障壁层上且于侧向上设置在衬底的n沟道器件区内。第二障壁层上覆在第一障壁层上且设置在于侧向上与n沟道器件区相邻的p沟道器件区内。第二障壁层具有比第一厚度大的第二厚度。第二未掺杂层上覆在第二障壁层上。第二掺杂层上覆在第二未掺杂层上。第二未掺杂层及第二掺杂层设置在p沟道器件区内。
  • 集成芯片及其制造方法
  • [发明专利]集成晶体管器件及形成其的方法-CN201911347415.5在审
  • 关文豪;姚福伟;蔡俊琳;余俊磊;张庭辅 - 台湾积体电路制造股份有限公司
  • 2019-12-24 - 2021-04-02 - H01L27/085
  • 在一些实施例中,本公开涉及一种集成晶体管器件及形成其的方法,所述集成晶体管器件包含布置在衬底上方的第一势垒层。另外,未掺杂层可以布置在第一势垒层上方且具有横向紧接p沟道器件区的n沟道器件区。未掺杂层的n沟道器件区具有最顶部表面,所述最顶部表面高于未掺杂层的p沟道器件区的最顶部表面。集成晶体管器件可更包括未掺杂层的n沟道器件区上方的第二势垒层。第一栅极电极布置在第二势垒层上方,且第二栅极电极布置在未掺杂层的p沟道器件区上方。本公开提供了防止形成寄生沟道,进而产生可靠的集成晶体管器件。
  • 集成晶体管器件形成方法
  • [发明专利]半导体结构-CN201510642881.1有效
  • 黄智方;张庭辅;徐华志;江政毅 - 黄智方
  • 2015-10-08 - 2019-07-12 - H01L29/06
  • 本发明提供一种半导体结构,包含:一基板,具有一第一传导类型的半导体材料;一外延层,设置于基板上,并具有第一传导类型的半导体材料;一主动区,为半导体结构的工作区域;以及一边缘保护区,用以保护该主动区。其中,边缘保护区中的JTE区为第二传导类型的半导体材料;反向掺杂区设置于JTE区中且为第一传导类型的半导体材料;以及反向掺杂区中第一传导类型的半导体材料浓度沿一方向递增。
  • 半导体结构
  • [发明专利]高电子迁移率晶体管及其制造方法-CN201210282755.6有效
  • 黄智方;邱建维;张庭辅;杨宗谕;黄宗义 - 立锜科技股份有限公司
  • 2012-08-09 - 2014-02-12 - H01L29/06
  • 本发明提出一种高电子迁移率晶体管(high electron mobility transistor,HEMT)及其制造方法。高电子迁移率晶体管包含:半导体层,其具有半导体层能带间隙;阻障层,形成于半导体层上,其具有阻障层能带间隙;压电层,形成于阻障层上,其具有压电层能带间隙,其中,压电层能带间隙、阻障层能带间隙、与半导体层能带间隙之间,相互间具有一部分相互重叠与另一部分相互不重叠;栅极,形成于压电层上,用以接收栅极电压,进而导通或不导通HEMT;以及源极与漏极,分别形成于栅极两侧;其中,于除压电层下方外的半导体层与阻障层的至少一部分接面,形成二维电子云(2-D electron gas,2DEG),且该二维电子云与源极及漏极电连接。
  • 电子迁移率晶体管及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top