“小西春男”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的制造方法-CN200410035147.0无效
发明人：宫城雅记;小西春男;久保和昭;小岛芳和;清水亭;齐藤丰;町田透;金子哲也 -专利权人：精工电子工业株式会社
申请日： 1995-06-03 - 公布日： 2005-04-20 - 主分类号： H01L21/336 文献下载
摘要：一种制造半导体器件的方法，其特征在于包括下列步骤：在基片表面上的第一导电类半导体区表面上形成场绝缘膜；在半导体区的第一和第二晶体管区的表面上，形成光刻胶，用于选择形成具有不同厚度的栅绝缘膜的区域；对应光刻胶形状形成具有不同厚度的栅绝缘膜；在第一和第二晶体管区的表面上形成沟道杂质区；在栅绝缘膜上构成栅电极图形；在第一晶体管区表面上形成第二导电类的源区和漏区，因而，用栅电极将它们分开；在栅电极上形成中间层绝缘膜；形成穿过中间绝缘膜的连接孔；和构成金属化布线图形，并覆盖在连接孔上；分割栅绝缘膜，在同一沟道上的源区与漏区之间，构成平面形的至少多个具有第一和第二厚度的栅绝缘膜区。
半导体器件制造方法

[发明专利]半导体集成电路-CN96111734.6无效
发明人： 小西春男;浜口正直;宫城雅记 -专利权人：精工电子工业株式会社
申请日： 1996-06-30 - 公布日： 2004-04-07 - 主分类号： H01L27/00 文献下载
摘要：一种半导体集成电路器件，其上安装有恒流电路，包括允许第1恒定电流流动的第1恒流源101；允许与第1恒流有不同大小的第2恒定电流流动的第2恒流源102；用第1恒定电流与第2恒定电流之差确定的第3恒定电流作恒流源，所述恒流电路中用于储存电荷的电容器、基准电压发生器电路和电压比较器电路相互连接，用所述恒定电路获得的极小恒定电流将电荷储存于电容器中，用电压比较器电路比较电容器的端子电压和基准电压发生器电路的输出电压。
半导体集成电路

[发明专利]半导体器件-CN95108533.6无效
发明人：宫城雅记;小西春男;久保和昭;小岛芳和;清水亭;齐藤丰;町田透;金子哲也 -专利权人：精工电子工业株式会社
申请日： 1995-06-03 - 公布日： 2002-08-28 - 主分类号： H01L27/088 文献下载
摘要：MISFET中，用第一栅电压使沟道表面反型的区域和用第二栅电压使沟道表面反型的区域是作为其元件按平面型设置在MISFET的沟道内。用P-型半导体基片的表面浓度决定具有第一杂质浓度的沟道区104，用图形106作掺杂掩模，用离子注入给所选区域掺入杂质来确定具有第二杂质浓度的沟道区105，并在P-型半导体基片的N-型MOSFET的沟道区内设置其它部分。第一第二杂质浓度的沟道区104和105分割成多个平面形。
半导体器件

[发明专利]半导体集成电路器件以及使用它们的电子装置-CN01121986.6无效
发明人：宇都宫文靖;齐藤丰;齐藤直人;小山内润;小西春男;宫城雅记 -专利权人：精工电子工业株式会社
申请日： 1995-07-25 - 公布日： 2002-08-21 - 主分类号： H01L27/04 文献下载
摘要：本发明的目的是提供一种电压提升电路,其中的多个以二极管方式连接的MOSFET是串联连接的,并且通过电容器将输入信号输入到MOSFET的节点上。并且通过电容器将输入信号输入到MOSFETM0至Mn的阈值VthMo至VthMn和电容元件C1至Cn的容量(C1至Ccn,或者通过为作为输入到信号提升电路的输入信号的时钟信号φ和φ*的波形高度值的电压提升电路形成一种结构为具有电压提升电路的电子装置提供高效率和低成本的半导体集成电路器件。
半导体集成电路器件以及使用它们电子装置

[发明专利]半导体集成电路器件-CN95115248.3无效
发明人：宇都宫文靖;齐藤丰;齐藤直人;小山内润;小西春男;宫城雅记 -专利权人：精工电子工业株式会社
申请日： 1995-07-25 - 公布日： 2002-04-10 - 主分类号： H01L27/105 文献下载
摘要：本发明的目的是提供一种电压提升电路，其中的多个以二极管方式连接的MOSFET是串联连接的，并且通过电容器将输入信号输入到MOSFET的节点上。并且通过电容器将输入信号输入到MOSFETM0至Mn的阈值VthMo至VthMn和电容元件C1至Cn的容量(C1至Ccn，或者通过为作为输入到信号提升电路的输入信号的时钟信号φ和φ*的波形高度值的电压提升电路形成一种结构为具有电压提升电路的电子装置提供高效率和低成本的半导体集成电路器件。$#!
半导体集成电路器件

[发明专利]半导体器件及其制造方法-CN01122711.7无效
发明人：宫城雅记;小西春男;久保和昭;小岛芳和;清水亭;齐藤丰;町田透;金子哲也 -专利权人：精工电子工业株式会社
申请日： 1995-06-03 - 公布日： 2002-02-06 - 主分类号： H01L29/78 文献下载
摘要：MISFET中,用第一栅电压使沟道表面反型的区域和用第二栅电压使沟道表面反型的区域是作为其元件按平面型设置在MISFET的沟道内。用P－型半导体基片的表面浓度决定具有第一杂质浓度的沟道区104,用图形106作掺杂掩模,用离子注入给所选区域掺入杂质来确定具有第二杂质浓度的沟道区105,并在P－型半导体基片的N－型MOSFET的沟道区内设置其它部分。第一第二杂质浓度的沟道区104和105分割成多个平面形。
半导体器件及其制造方法

[发明专利]半导体集成电路及其制造方法-CN95108505.0在审
发明人：铃木幸夫;小西春男;小岛芳和 -专利权人：精工电子工业株式会社
申请日： 1995-06-09 - 公布日： 1996-02-14 - 主分类号： H01L27/105 文献下载
摘要：为了防止在出现高压的时候如相对于EEPROM进行写入操作时漏泄电流的出现，可防止多晶硅布线正下方表面部分的反转。在N阱区上，可形成N型保护环，并且在位于该保护环和多晶硅布线之间交叉部分正下方的表面部分上，进行隧道漏杂质离子注入，以便将所得区域用作EEPROM存储器的活性区。
半导体集成电路及其制造方法