“安徽芯纪元科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果40个，建议您升级VIP下载更多相关专利

[发明专利]一种程序代码的热点分析方法-CN202310840074.5在审
发明人：陈双厚;邹文静;朱艳;陈金忠 -专利权人： 安徽芯纪元科技有限公司
申请日： 2023-07-10 - 公布日： 2023-10-03 - 主分类号： G06F11/36 文献下载
摘要：本发明涉及热点分析，具体涉及一种程序代码的热点分析方法，启动热点分析，分配内存空间用于保存周期性采样结果；绑定核内定时器事件到指定中断号，并注册对应的中断服务程序；启动核内定时器，核内定时器周期性触发中断，执行中断服务程序；获取当前函数的返回地址，判断是否与中断服务程序返回地址相同，并根据判断结果将当前函数的返回地址写入内存；读取内存中的地址，根据程序PC地址获得所执行的函数信息，分析当前程序的热点代码片段，并展示热点分析结果；本发明提供的技术方案能够有效克服现有技术所存在的需要使用大量代码，以及难以生成内容详尽且清晰的报表的缺陷。
一种程序代码热点分析方法

[发明专利]一种DMA二维数据传输/清零参数配置方法-CN202210101772.9有效
发明人：孙立宏;韩琼磊;宋何娟;付秀兰;孙大成;张杰;李泉泉 -专利权人： 安徽芯纪元科技有限公司
申请日： 2022-01-27 - 公布日： 2023-09-01 - 主分类号： G06F13/28 文献下载
摘要：本发明公开了一种DMA二维数据传输/清零参数配置方法，DMA二维数据传输/清零指令的指令机器码采用64位双字指令，内部包含或者隐含所有DMA传输/清零参数。本发明从指令形式设计、指令机器码设计层面，提出一种DMA二维数据传输/清零参数配置方法，通过采用单条指令在单个时钟周期完成DMA传输/清零参数配置；与“魂芯”处理器现有的DMA传输参数配置方式以及其他处理器目前采用多条指令完成DMA传输参数配置相比，本发明大大提高了DMA传输参数的配置效率，减少了汇编代码体积，缩短了DMA控制器启动DMA二维数据传输的时间。
一种 dma 二维数据传输清零参数配置方法

[发明专利]一种基于魂芯系列DSP的多通道数字中频采集与处理系统-CN202310422218.5在审
发明人：袁心易;黄结兵;黄富传;刘菲;王毛凯;胡友超;肖无病;王旭硕;陶盼;崔颖;张啸 -专利权人： 安徽芯纪元科技有限公司
申请日： 2023-04-19 - 公布日： 2023-07-18 - 主分类号： G06F11/22 文献下载
摘要：本发明公开了一种基于魂芯系列DSP的多通道数字中频采集与处理系统，具有自检模式和工作模式两种状态：开机后首先进入自检模式，上位机控制DSP经FPGA和DAC模块向AGC模块输出一路自检信号，此时AGC模块选通此路信号并输出相应信号，再经ADC模块输入FPGA和DSP进行信号处理后，再反馈至上位机；上位机监测信号的功率、频率，并与预设参考值进行比较，根据比较结果进行系统可靠性判断，若功率值随预设参考值线性衰减且频率值正常，则系统判定为可靠，随即进入工作模式；工作模式下，AGC模块选通来自模拟信号输入接口的信号并输出相应信号；当系统出现异常时，再次切换至自检模式进行排错。
一种基于系列 dsp 通道数字中频采集处理系统

[发明专利]一种二维矩阵运算的降维数据处理方法及硬件构架-CN202310324872.2在审
发明人：肖贞杰;刘金良;刘玉;胡孔阳;韩琼磊 -专利权人： 安徽芯纪元科技有限公司
申请日： 2023-03-30 - 公布日： 2023-06-30 - 主分类号： G06F17/16 文献下载
摘要：本发明公开了一种二维矩阵运算的降维数据处理方法及硬件构架，包括N行N列二维矩阵运算单元、指令槽、重排寄存器；根据并行指令，将选中的带有寄存器源的运算矩阵进行映射降维，得到对应的一维向量，用于存放运算所需数据；译码器提供该一维向量的数据索引，将从通用寄存器堆中读取出的运算所需数据，存入一维向量的对应位置；最后将一维向量中的数据广播到对应行/列的运算单元，供后续运算使用。通过本发明提出的降维数据处理方法及硬件构架，使得后续寄存器译码信号和数据走线数量降低N倍，从而减少了硬件逻辑单元数量，降低了电路面积和功耗，减小了电路线布线难度。
一种二维矩阵运算数据处理方法硬件构架

[发明专利]一种基于HXAI100芯片的推理模型在线切换系统及方法-CN202310346765.X在审
发明人：汪泽;尹健;李鹏宇;张啸;穆阿龙;曹晓峰;张朝阳;黄富传;贾光帅 -专利权人： 安徽芯纪元科技有限公司
申请日： 2023-04-03 - 公布日： 2023-06-30 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种基于HXAI100芯片的推理模型在线切换系统及方法，系统包括上位机指令发送单元、芯片解析单元；所述上位机指令发送单元，用于生成切换指令，并将切换指令发送至所述芯片解析单元；所述芯片解析单元，用于解析所述上位机指令发送单元发送来的切换指令，根据解析结果驱动HXAI100芯片推理对应不同应用场景的网络模型。本发明可以根据应用场景需求的不同，选择切换执行相对应场景下的网络模型，有针对性地识别不同场景下的目标和同一场景下的不同目标，大大提高AI芯片的运行效率和目标识别的准确度。
一种基于 hxai100 芯片推理模型在线切换系统方法

[发明专利]一种针对深度学习加速核的集成电路仿真框架-CN202310346764.5在审
发明人：林广栋;陆俊峰;黄光红;刘小明 -专利权人： 安徽芯纪元科技有限公司
申请日： 2023-04-03 - 公布日： 2023-06-30 - 主分类号： G06F30/367 文献下载
摘要：本发明公开了一种针对深度学习加速核的集成电路仿真框架，通过与硬件仿真平台运行于同一主机的仿真控制软件执行模型解析、深度学习加速核命令生成、数据准备、整体流程控制等过程，对这些过程不再进行硬件仿真。仿真控制软件与硬件仿真平台之间通过一组文件进行交互，测试平台读取文件内容，将数据写入仿真环境中的存储器和寄存器，深度学习加速核在仿真环境中的工作方式与真实芯片一致，从而避免在深度学习加速核硬件仿真时引入CPU、加载核软件、操作系统、驱动软件等复杂因素，简化仿真过程，同时也省去了仿真CPU上的操作系统、驱动软件运行的过程，仅仅对深度学习加速核的计算过程进行仿真，提高了仿真速度。
一种针对深度学习加速集成电路仿真框架

[发明专利]一种基于SRIO协议的SRAM存储装置及方法-CN202010171971.8有效
发明人：胡孔阳;李泉泉;张磊;章钰;吴安;冯洋 -专利权人：中国电子科技集团公司第三十八研究所;安徽芯纪元科技有限公司
申请日： 2020-03-12 - 公布日： 2023-05-30 - 主分类号： G11C11/413 文献下载
摘要：本发明公开了一种基于SRIO协议的SRAM存储装置及方法，包括SRAM存储体、SRIO控制器、包转发逻辑模块、仲裁逻辑模块以及流水线逻辑模块，SRIO控制器包括本地SRIO控制器、上游SRIO控制器和下游SRIO控制器，包转发逻辑模块用于依据请求包中的地址选择本地SRIO控制器或是上游SRIO控制器或是下游SRIO控制器并进转发请求包，仲裁逻辑模块用于多个SRIO控制器的请求的访问控制，流水线逻辑模块用于SRIO控制器、包转发逻辑模块、仲裁逻辑模块以及SRAM存储体之间的数据流控制；本发明的优点在于：解决基于DDR的存储设备的存储体的容量扩展以及存在刷新时间的问题。
一种基于 srio 协议 sram 存储装置方法

[发明专利]一种在DSP上的异构计算框架构建方法及系统-CN202010294972.1有效
发明人：马宏星;刘谷;耿锐 -专利权人：中国电子科技集团公司第三十八研究所;安徽芯纪元科技有限公司
申请日： 2020-04-15 - 公布日： 2023-05-16 - 主分类号： G06F9/445 文献下载
摘要：本发明涉及一种在DSP上的异构计算框架构建方法及系统，包括；S1、开发Kernel函数；S2、在DSP与主机的共享存储器中创建共享标志Flag；S3、创建一个Kernel信息表；S4、开发、编译控制程序并编译成可执行程序B；S5、读取Kernel信息表，执行异构计算框架程序。本发明通过离线编译和预先下载程序可以让DSP在执行阶段就处于就绪状态，将对Kernel函数的编译和加载提前完成，提高了运行时效率；并且采用共享标志Flag来同步主机和DSP之间的程序，软硬件开销小，易于实现；且对设备DSP的软件环境要求低，不需要提供动态加载执行的能力也可以实现异构计算框架。
一种 dsp 计算框架构建方法系统

[发明专利]一种嵌入式操作系统的多任务程序指定任务调试方法-CN202110134816.3有效
发明人：赵纪堂;林广栋;耿锐;陈金忠 -专利权人： 安徽芯纪元科技有限公司
申请日： 2021-02-01 - 公布日： 2023-03-31 - 主分类号： G06F9/48 文献下载
摘要：本发明公开了一种嵌入式操作系统的多任务程序指定任务调试方法，操作系统在任务创建、任务删除、任务切换时，更新其维护的任务列表信息，并且在任务切换时，保存当前执行任务的任务栈栈底指针；用户给指定任务中的待调试函数设置断点，调试器软件在操作系统停止时获取其保存的任务列表信息和当前任务栈栈底指针，将任务列表信息中处于执行状态的任务ID与用户指定任务的ID进行对比；若相同，则调试器软件根据当前任务栈栈底指针更新当前执行任务的栈信息，并根据调试指令，对指定任务进行调试；若不同，则调试器软件发送继续执行命令后，等待下一次操作系统停止，满足多任务程序指定任务的调试需求。
一种嵌入式操作系统任务程序指定调试方法

[发明专利]一种提前终止迭代输出结果的极化码BP译码方法及系统-CN201911204977.4有效
发明人：贾光帅;许聪;李泉泉;顾大晔;叶文静;陶子然;尹健;李岩 -专利权人：中国电子科技集团公司第三十八研究所;安徽芯纪元科技有限公司
申请日： 2019-11-29 - 公布日： 2023-03-14 - 主分类号： H03M13/09 文献下载
摘要：本发明提供一种提前终止迭代输出结果的极化码BP译码方法及系统，包括：S1、筛选信道；S2、构造信息块并进行编码传输：信息块U包含K‑KCRC个信息比特；K为每个极化码编码模块的信息长度，KCRC为添加CRC校验位的个数；在进行编码之前，再将CRC校验位添加到信息位中，那么K‑KCRC个信息位添加上KCRC个CRC校验位就会进入极化码编码器；S3、接收信息块经编码传输的码字信号并进行译码过程：在译码方面，对收到的N个码字进行BP译码；每进行一次BP译码迭代可以得到信息块U的译码估计值对所得的译码估计值进行GN矩阵校验和CRC校验：如果估计的信息比特同时满足GN矩阵校验和CRC校验，则可以停止译码；否则，将继续下一轮的BP迭代，直至同时满足GN矩阵校验和CRC校验或达到设定最大迭代次数。
一种提前终止输出结果极化 bp 译码方法系统

[发明专利]一种神经网络量化感知训练方法-CN202211102612.2在审
发明人：赵旭东;林广栋;黄光红;宋亮亮;刘振 -专利权人： 安徽芯纪元科技有限公司
申请日： 2022-09-09 - 公布日： 2023-01-17 - 主分类号： G06F18/214 文献下载
摘要：本发明公开了一种神经网络量化感知训练方法，构建模拟取整操作并且具有可微特性的函数插入损失函数，通过在损失函数中插入量化取整损失的正则化项，用于训练过程中的反向传播，达到优化权值分布，提升模型量化感知训练效果的目的。
一种神经网络量化感知训练方法

[发明专利]一种基于JTAG的调试系统-CN202211253897.X在审
发明人：赵纪堂;刘小明;耿锐 -专利权人： 安徽芯纪元科技有限公司
申请日： 2022-10-13 - 公布日： 2023-01-03 - 主分类号： G06F11/22 文献下载
摘要：本发明公开了一种基于JTAG的调试系统，包括依次连接的调试主机、在线仿真器和处理器内部调试系统，所述处理器内部调试系统包含依次连接的调试控制模块、数据交互控制模块和数据交互模块，所述数据交互控制模块内部配置有用于数据交互的控制寄存器，所述调试控制模块和所述数据交互模块均连接处理器内核或总线。本发明通过在处理器内部调试系统中新增数据交互控制模块和数据交互模块，利用标准JTAG信号和主流处理器厂商新增的TCK_RET时钟同步信号，在不增加芯片引脚的情况下，在既满足用户的基本调试操作，又提供一种高效的数据交互方法，解决了现有处理器的调试方式在批量数据交互时存在的交互效率不高的问题。
一种基于 jtag 调试系统

[发明专利]二维卷积计算硬件构架及基于其的流水式二维卷积计算方法-CN202211167129.2在审
发明人：林广栋;洪一;陆俊峰;黄光红 -专利权人： 安徽芯纪元科技有限公司
申请日： 2022-09-23 - 公布日： 2022-12-30 - 主分类号： G06N3/04 文献下载
摘要：本发明公开了一种二维卷积计算硬件构架及基于其的流水式二维卷积计算方法，包括权重寄存器和二维卷积计算流水线；二维卷积计算流水线内含P级计算单元，每一级计算单元包含一维卷积硬件和中间结果寄存器组；一维卷积硬件包括N组乘累加单元，其中每组乘累加单元包含Q个乘法器和1个加法树；权重寄存器设置于每一级计算单元内部，前一级计算单元的N个计算结果寄存于中间结果寄存器组中，并在下一周期累加至后一级计算单元的中间结果寄存器组中，最后经最后一级计算单元的中间结果寄存器组输出。基于本发明提出的二维卷积计算硬件构架，可以高效利用输入特征图数据和卷积核权重，极大地提高了二维卷积计算的数据复用率。
二维卷积计算硬件构架基于流水计算方法

[实用新型]一种I2S主从模式控制电路-CN202220218022.5有效
发明人：刘先博;顾大晔;黄光红;韩琼磊;王媛;刘国成 -专利权人： 安徽芯纪元科技有限公司
申请日： 2022-01-26 - 公布日： 2022-12-30 - 主分类号： G06F13/42 文献下载
摘要：本实用新型公开了一种I2S主从模式控制电路，主要由I2S主机模块、I2S从机模块、时钟产生单元构成，时钟产生单元用于产生串行时钟SCLK；I2S主机模块和I2S从机模块经过选择开关接入APB总线，通过APB总线连接SoC处理器，选择开关由主从选择位控制；I2S主机模块和I2S从机模块的数据端口均连接输入输出配置单元，输入输出配置单元由主从选择位控制；当主从选择位＝1时，IO引脚输出串行时钟SCLK和帧同步信号WS，并发送至芯片外设；当主从选择位＝0时，芯片外设的串行时钟SCLK和帧同步信号WS从IO引脚输入。基于本实用新型的芯片可灵活配置芯片I2S外设工作于主机模式或从机模式。
一种 i2s 主从模式控制电路

[发明专利]一种芯片驱动接口在线测试系统及测试方法-CN202211144997.9在审
发明人：穆阿龙;尹健;朱树明;贾光帅;朱子易;曹文君;汪泽;李佳洛;李鹏宇;李雪;潘勇先 -专利权人： 安徽芯纪元科技有限公司
申请日： 2022-09-20 - 公布日： 2022-12-09 - 主分类号： G01R31/317 文献下载
摘要：本发明公开了一种芯片驱动接口在线测试系统及测试方法，芯片驱动接口在线测试系统包括上位机指令发送单元、指令解析测试单元；所述上位机指令发送单元，用于生成测试指令，并将测试指令发送至所述指令解析测试单元，其中测试指令包含芯片不同驱动接口的测试算例以及接口指示信息；所述指令解析测试单元，用于解析所述上位机指令发送单元发送来的测试指令，根据接口指示信息判断该测试指令指定的测试接口，并对应执行该测试接口对应的测试算例。本发明提供的芯片驱动接口在线测试系统及测试方法，同时实现多个驱动接口功能快速、高效地在线测试，从而极大地提高了芯片驱动接口功能的测试效率。
一种芯片驱动接口在线测试系统方法

1
2
3
下一页»
尾页
共 40 条