“大塚茂树”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]布线板的制造方法以及布线板-CN202280009392.0在审
发明人：荒井大辅;大塚茂树 -专利权人：藤仓印刷电路株式会社
申请日： 2022-01-19 - 公布日： 2023-09-19 - 主分类号： H05K3/00 文献下载
摘要：印制布线板(1)的制造方法具备：准备工序，其准备配置有布线图案(20)的基膜(10)；剥离层配置工序，其以覆盖布线图案(20)的一部分的方式将微粘合膜(40)配置于基膜(10)上；覆盖层形成工序，其以覆盖布线图案(20)以及微粘合膜(40)的方式，将覆盖层(30)配置于基膜(10)上；以及剥离工序，其通过在将微粘合膜(40)从基膜(10)剥离的同时，将覆盖层(30)中层叠于微粘合膜(40)上的去除部分(301)去除，从而使布线图案(20)的一部分从覆盖层(30)露出。
布线制造方法以及

[发明专利]差分通信电路-CN202210670167.3在审
发明人： 大塚茂树;罗炯竣;伊藤卓祐;古田善一;根塚智裕 -专利权人：株式会社电装;丰田自动车株式会社;未来瞻科技株式会社
申请日： 2022-06-14 - 公布日： 2022-12-20 - 主分类号： H04L12/10 文献下载
摘要：一种差分通信电路(3)连接至由正通信线(1p)和负通信线(1n)形成的通信线(2)，以用于差分通信。该差分通信电路(3)包括：包括电阻器元件(17)和连接开关(16)的串联电路(15)。在连接开关(16)接通时，电阻器元件(17)连接在正通信线(1p)与负通信线(1n)之间。该电路(3)还包括被配置为向该通信线(2)输出差分信号的发送单元(6)以及被配置为通过在该发送单元(6)不输出差分信号期间的周期内接通该连接开关(16)而改变该通信线(2)的阻抗的控制器(60)。
通信电路

[发明专利]通信系统-CN202210424510.6在审
发明人：罗炯竣;古田善一;大塚茂树;伊藤卓祐;根塚智裕 -专利权人：株式会社电装;丰田自动车株式会社;未来瞻科技株式会社
申请日： 2022-04-21 - 公布日： 2022-10-25 - 主分类号： B60R16/023 文献下载
摘要：在一种通信系统中，控制单元(6)和驱动器单元(11)以菊花链连接；每个单元包括相应的绝缘通信电路(13和14)。控制单元在测量周期期间测量从对每个驱动器单元执行发送脉冲信号的响应时间起控制单元与每个驱动器单元之间的通信延迟时间。然后，基于每个通信延迟时间，控制单元向每个驱动器单元发送迁移时间，以使由驱动器单元输出的信号的时刻相等。当每个驱动器单元从控制单元接收到指示每个驱动器单元输出信号的指令时，每个驱动器单元在迁移时间已经过去时输出信号。
通信系统

[发明专利]开关电源电路-CN202111067068.8在审
发明人： 大塚茂树;菊地直人 -专利权人：株式会社电装
申请日： 2021-09-13 - 公布日： 2022-03-15 - 主分类号： H02M1/44 文献下载
摘要：一种信号产生电路，包括：电容器(24)，通过与输入电压(VIN)成比例的电流进行充电和放电；开关(23)，基于比较器的输出信号控制电容器(24)的充电和放电，比较器比较根据输出电压(VOUT)的反馈电压和预定的第一参考电压；参考电压产生单元(37)，产生第二参考电压，该第二参考电压是通过将与输入电压(VIN)成比例的偏移电压(Vx)相加到与输出电压(VOUT)成比例的输出比例电压(Vo)而产生的；以及比较器(25)，比较电容器的端子电压(Vc)和第二参考电压，并基于比较器(25)的输出信号产生导通时间信号(Sb)。
开关电源电路

[发明专利]短路确定设备-CN202011306875.6在审
发明人： 大塚茂树 -专利权人：株式会社电装
申请日： 2020-11-20 - 公布日： 2021-06-11 - 主分类号： H02H7/12 文献下载
摘要：提供了一种开关电源设备(1)中的短路确定设备。该开关电源设备转换施加在上电源线(Nu)与下电源线(Nd)之间的电源电压(VIN)并且通过中间节点(Nc)输出电源电压到负载(3)。该开关电源设备包括多个上开关元件(P1，P2；N3，N2)和下开关元件(N1)。多个上开关元件中的每个具有导电端子和控制端子。导电端子串联连接在上电源线与中间节点之间。控制端子以彼此相同的电平被驱动。下开关元件具有连接在下电源线与中间节点之间的导电端子。下开关元件和多个上开关元件串联连接。
短路确定设备

[发明专利]声音信号输出设备-CN201710223488.8有效
发明人：伊藤祐一;谷口笃史;大塚茂树;平井光太;藤井崇 -专利权人：船井电机株式会社
申请日： 2013-03-29 - 公布日： 2019-12-27 - 主分类号： G11B27/034 文献下载
摘要：声音信号输出设备(1)具备声音信号输出部以及音量设定信息获取部(15)、控制部(10)。控制部根据内容的音量信息和外部设备的音量设定信息，计算外部设备的输出音量，并且，当输出音量比规定的音量阈值大时，进行减小外部设备的输出音量的控制。
声音信号输出设备以及输出系统

[发明专利]神经网络电路-CN201910317516.1在审
发明人： 大塚茂树;I·卡塔伊娃 -专利权人：株式会社电装
申请日： 2019-04-19 - 公布日： 2019-11-01 - 主分类号： H03M1/46 文献下载
摘要：一种神经网络电路包括：存储部(4)，其包括忆阻器；D/A转换器(2)；驱动放大器(3)；I/V转换放大器(7)；A/D转换器(8)；和偏移校正器(30、40)。偏移校正器包括第一锁存电路(16(1))、第二锁存电路(16(2))、将锁存数据相减的减法器以及控制器。在执行偏置设置操作时，控制器控制偏置施加放大器(3(B))以输出偏置电压，控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出参考电压，并且还使第一锁存电路锁存输出数据。在执行正常操作时，控制器控制偏置施加放大器以输出参考电压，控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出信号电压，并且还使第二锁存电路锁存输出数据。
锁存电路偏置放大器驱动放大器施加神经网络电路输出参考电压锁存输出数据控制器控制偏移校正放大器输出信号输出偏置电压偏置设置锁存数据控制器存储部减法器忆阻器相减

[发明专利]失真补偿系统以及通信装置-CN201480055633.0有效
发明人：秋田浩伸;大塚茂树;松平宣明;吉本隆久 -专利权人：株式会社电装
申请日： 2014-09-22 - 公布日： 2018-11-09 - 主分类号： H04L25/03 文献下载
摘要：失真补偿系统具备第1通信节点(4、104、204)以及第2通信节点(5、105、205a)，该第1通信节点(4、104、204)具备第1接收部(13，113)以及第1发送部(10，110)，该第1接收部(13，113)具备使用第1数字滤波器(FF1、FB1、FF101)构成的均衡器(12、112)，该第1发送部(10，110)具备使用第2数字滤波器(FF2、FB2、FF102)构成的加重电路(8、108)，该第2通信节点(5、105、205a)具备在从第1通信节点接收数据之前向第1通信节点发送训练模式的第2发送部(23)。均衡器以能够针对接收到的训练模式使错误收敛地接收的方式使第1数字滤波器的滤波常数收敛，第1发送部将收敛后的第1数字滤波器的滤波常数作为加重电路的第2数字滤波器的滤波常数的至少一部分来使用，进行失真补偿并发送数据。
失真补偿系统以及通信装置

[发明专利]声音信号输出设备以及声音输出系统-CN201380019681.X在审
发明人：伊藤祐一;谷口笃史;大塚茂树;平井光太;藤井崇 -专利权人：船井电机株式会社
申请日： 2013-03-29 - 公布日： 2014-12-17 - 主分类号： G11B20/10 文献下载
摘要：声音信号输出设备(1)具备声音信号输出部以及音量设定信息获取部(15)、控制部(10)。控制部根据内容的音量信息和外部设备的音量设定信息，计算外部设备的输出音量，并且，当输出音量比规定的音量阈值大时，进行减小外部设备的输出音量的控制。
声音信号输出设备以及输出系统

[发明专利]PLL频率合成器-CN200880006777.1无效
发明人：菅野孝之;谷津田千一郎;大塚茂树;千叶裕 -专利权人：哉英电子股份有限公司
申请日： 2008-02-08 - 公布日： 2010-01-06 - 主分类号： H03L7/107 文献下载
摘要：本发明的一个实施方式的PLL频率合成器(1)具有分频器(30)、相位比较器(40)、电荷泵(50)、环路滤波器(60)、电压控制振荡器(70)和切换开关(切换部(80)的内部)。环路滤波器(60)把半导体基板上的基准电位作为接地电位，切换开关形成于半导体基板(2)上，对是否要连接环路滤波器(60)的中间节点和半导体基板(2)上的基准电位的情况进行切换，以便切换环路滤波器(60)的时间常数。
pll 频率合成器

[发明专利]电路及其设计方法、电子装置-CN200810171389.0无效
发明人： 大塚茂树 -专利权人：船井电机株式会社
申请日： 2008-10-23 - 公布日： 2009-04-29 - 主分类号： G06F1/04 文献下载
摘要：本发明涉及一种电路及其设计方法和一种电子装置，该电路包括时钟输出电路和多个处理电路，该时钟输出电路用于传送时钟信号，所述多个处理电路通过时钟发送导线接收来自该时钟输出电路的时钟信号，以基于该时钟信号执行预定处理。该方法包括：将时钟发送导线设计成具有预定长度的方法，第一步：将所述多个处理电路中的每个处理电路和任意点(作为“第一点”)之间用多条导线连接，以使多条导线实质上具有相等的长度(作为“第一长度”)；以及第二步：通过单条导线将该第一点连接至该时钟输出电路，并且该单条导线的长度通过该预定长度减去该第一长度得到。因此，发送时钟信号至多个电路的导线长度是可调整的，而导线的总长度也得以最小化。
电路及其设计方法电子装置

[发明专利]相位比较电路及使用该相位比较电路的PLL频率合成器-CN200780002241.8无效
发明人： 大塚茂树 -专利权人：哉英电子股份有限公司
申请日： 2007-01-11 - 公布日： 2009-02-18 - 主分类号： H03K5/26 文献下载
摘要：本发明提供相位比较电路及使用该相位比较电路的PLL频率合成器。本发明的一个实施方式涉及的相位比较电路包括：分数分频器(31)，其根据来自控制电路(32)的控制信号，生成对时钟进行分数分频得到的分数分频信号(Svn)；第1整数分频器(33)，其生成对分数分频信号(Svn)进行整数分频得到的第1整数分频信号；第2整数分频器(34)，其生成对基准时钟进行整数分频得到的第2整数分频信号；第1选择电路(35)，其根据切换信号选择性地输出分数分频信号(Svn)和第1整数分频信号中的任一方；第2选择电路(36)，其根据来自控制电路(32)的切换信号，选择性地输出基准时钟和第2整数分频信号中的任一方；以及相位比较器(37)，其生成表示来自第1选择电路(35)的输出信号与来自第2选择电路(36)的输出信号的频率差和相位差的比较信号。
相位比较电路使用 pll 频率合成器

[发明专利]半导体装置及其制造方法-CN200710128252.2有效
发明人：野间崇;大塚茂树;森田佑一;冈田和央;山田纮士;北川胜彦;大久保登;石部真三;篠木裕之 -专利权人：三洋电机株式会社;三洋半导体株式会社
申请日： 2007-03-07 - 公布日： 2007-12-05 - 主分类号： H01L23/485 文献下载
摘要：本发明涉及一种封装型半导体装置及其制造方法，可实现简化制造工序、降低成本、薄型化、小型化。在半导体基板(2)上形成器件(1)，形成与该器件(1)电连接的焊盘电极(4)。在半导体基板(2)的表面，通过粘接层(6)粘贴支承体(7)。而且，在与焊盘电极(4)对应的位置开设开口，形成覆盖半导体基板(2)的侧面及背面的保护层(11)。在保护层(11)上形成有该开口位置的焊盘电极(4)上，形成导电端子(12)。在半导体基板2的背面上不形成布线层或导电端子，形成导电端子(12)，使其与支承体(7)的外周部上，即半导体基板(2)的侧壁的外侧邻接。
半导体装置及其制造方法

[发明专利]半导体装置-CN200610166970.4有效
发明人：冈田和央;北川胜彦;野间崇;大塚茂树;山田纮士;石部真三;森田佑一;大久保登;篠木裕之;沖川满 -专利权人：三洋电机株式会社;三洋半导体株式会社
申请日： 2006-12-15 - 公布日： 2007-09-19 - 主分类号： H01L27/14 文献下载
摘要：本发明提供一种半导体装置，其消除了形成在半导体基板反面上的配线图案被映入到输出图像中的问题。在受光元件(1)与配线层(10)之间形成有反射层(8)，其使从光透射性基板(6)通过半导体基板(2)而向配线层(10)方向射入的红外线不到达配线层(10)而被反射到受光元件(1)侧。反射层(8)被至少均匀地形成在受光元件(1)区域的下方，或是也可以仅形成在受光元件(1)区域的下方。并且，也可以不形成反射层(8)而是形成具有吸收射入的红外线而防止其透射的功能的反射防止层(30)。
半导体装置

[发明专利]半导体装置及其制造方法-CN200610166709.4有效
发明人：野间崇;冈田和央;石部真三;北川胜彦;森田佑一;大塚茂树;山田纮士;大久保登;篠木裕之;沖川满 -专利权人：三洋电机株式会社
申请日： 2006-12-08 - 公布日： 2007-06-20 - 主分类号： H01L27/146 文献下载
摘要：一种半导体装置，在半导体基板(2)的表面上形成有光接收元件(1)(例如CCD、红外线传感器、CMOS传感器、照度传感器等光接收元件)。半导体基板(2)的背面配置多个球状的导电端子(11)。各个导电端子(11)经由配线层(9)而与半导体基板(2)的表面的焊盘电极(4)电气连接。在此，配线层(9)和导电端子(11)在所述半导体基板(2)的背面上、在垂直方向上看时除与光接收元件(1)的形成区域重叠的区域以外的区域上，在与所述光接收元件(1)的形成区域重叠的区域上不配置配线层(9)、导电端子(11)。从而能够解决输出图像上映入形成在半导体基板的背面上的配线图案这样的问题。
半导体装置及其制造方法

1
2
下一页»
尾页
共 17 条