“夏志良”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果457个，建议您升级VIP下载更多相关专利

[发明专利]隧穿式场效应晶体管三维NAND数据单元结构以及其形成方法-CN201880005382.3有效
发明人：黄新运;王颀;付祥;夏志良;张黄鹏;曹华敏 -专利权人：长江存储科技有限责任公司
申请日： 2018-05-24 - 公布日： 2021-12-21 - 主分类号： H01L27/1157 文献下载
摘要：公开了一种三维存储器器件的结构与方法。在一个示例中，存储器器件包括穿过交替导体/电介质堆叠而设置的多个垂直存储器串。各存储器串包括复合电介质层与隧穿式场效应晶体管的半导体层。隧穿式场效应晶体管的半导体层包括N型半导体层与P型半导体层。
隧穿式场效应晶体管三维 nand 数据单元结构及其形成方法

[发明专利]用于三维存储器的具有多重划分的阶梯结构-CN201980000362.1有效
发明人：张中;华文宇;黄波;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2019-02-21 - 公布日： 2021-12-07 - 主分类号： H01L27/11548 文献下载
摘要：公开了三维存储器件的阶梯结构及其制作方法的实施例。半导体结构包括第一和第二膜堆叠层，其中，第一膜堆叠层设置在第二膜堆叠层之上并且具有M1数量的层。所述第二膜堆叠层具有M2数量的层。M1和M2为整数。所述半导体结构还包括第一和第二阶梯结构，其中，所述第一阶梯结构形成在所述第一膜堆叠层中，并且所述第二阶梯结构形成在所述第二膜堆叠层中。所述第一和第二阶梯结构彼此紧邻并具有偏移。
用于三维存储器具有多重划分阶梯结构

[发明专利]三维存储器结构及其制备方法-CN202110251829.9有效
发明人：张坤;王迪;夏志良;周文犀 -专利权人：长江存储科技有限责任公司
申请日： 2020-06-11 - 公布日： 2021-12-07 - 主分类号： H01L27/11565 文献下载
摘要：本发明提供一种三维存储器结构及其制备方法，在三维存储器结构的制备过程中，通过于被堆叠结构的阶梯区域的两个台阶分区的台阶的顶面显露出的堆叠结构的牺牲层表面形成蚀刻缓冲层，并于各所述蚀刻缓冲层上同时形成接触孔，所述接触孔显露或贯穿对应的所述蚀刻缓冲层。本发明中通过在台阶的表面设置蚀刻缓冲层，从而接触孔的蚀刻可以采用同一掩膜并且同一蚀刻步骤中完成，这不仅简化了工艺步骤，降低了接触孔的蚀刻难度，并且节约了成本。
三维存储器结构及其制备方法

[发明专利]三维存储器及其制造方法-CN202111036507.9在审
发明人：杜小龙;夏志良;孙昌志;高庭庭;刘佳裔;刘小欣 -专利权人：长江存储科技有限责任公司
申请日： 2021-09-06 - 公布日： 2021-12-03 - 主分类号： H01L27/11568 文献下载
摘要：本申请提供了一种三维存储器及其制造方法，该方法包括：在衬底上形成堆叠层，所述堆叠层包括交替堆叠的介质层和牺牲层；形成贯穿所述堆叠层的沟道孔；经由所述沟道孔去除所述牺牲层的至少一部分以形成凹陷；在所述凹陷内形成电荷存储部分，所述电荷存储部分设于相邻的介质层之间；去除所述牺牲层的其余部分以暴露所述电荷存储部分；以及将暴露的所述电荷存储部分的至少一部分转化为阻挡部分。本申请的制造方法形成的阻挡层不占据栅极层的垂直空间。在相同的堆叠高度下，本申请的三维存储器能够堆叠更多层数的介质层和栅极层，从而增大存储容量。
三维存储器及其制造方法

[发明专利]3D存储器以及表面调整方法-CN201811356888.7有效
发明人：罗世金;胡明;鲍琨;夏志良;程纪伟;孙中旺;张坤 -专利权人：长江存储科技有限责任公司
申请日： 2018-11-15 - 公布日： 2021-12-03 - 主分类号： H01L21/48 文献下载
摘要：本申请公开了一种3D存储器以及表面修正方法，该3D存储器包括：包括：3D存储结构；背膜，所述背膜位于3D存储结构的表面并与之邻接；以及应力层，所述应力层与所述背膜邻接，其中，所述背膜中包括开口，所述开口的形状包括多边形、圆形、环形及其任意组合的孔状或条状，所述应力层位于所述开口中，所述开口用于限定所述应力层的图案，通过调整所述背膜的厚度来实现对不同程度翘曲的修正。该修正结构为后续的覆盖层提供了平整的表面，适用于各种方向性的表面翘曲，从而可以提高半导体器件的良率和可靠性。
存储器以及表面调整方法

[发明专利]三维存储器及其制造方法-CN202111003076.6在审
发明人：张坤;周文犀;刘威;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2021-08-30 - 公布日： 2021-11-30 - 主分类号： H01L27/11565 文献下载
摘要：本申请提供了一种三维存储器及其制造方法，该方法包括：在半导体衬底的一侧形成外围电路；在半导体衬底的相对的另一侧形成牺牲层和堆叠结构，堆叠结构包括核心区，其包括多个贯穿堆叠结构并延伸至半导体衬底的多个沟道结构；形成贯穿堆叠结构并延伸至牺牲层内的栅极间隙；以及经由栅极间隙将牺牲层替换为导电层以电连接多个沟道结构。本申请提供的三维存储器，其外围电路与半导体层和存储堆叠结构形成在同一半导体衬底相对的两侧，提高了器件的集成度；另外，在形成SWNN结构时，半导体衬底将外围电路深入其中的部分与待形成SWNN结构的部分隔两侧，提高了SWNN结构的适配性。
三维存储器及其制造方法

[发明专利]三维存储器器件及其形成方法-CN202180002861.1在审
发明人：杨远程;张坤;周文犀;夏志良;陈亮;王言虹;刘威 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-30 - 公布日： 2021-11-26 - 主分类号： H01L27/1157 文献下载
摘要：在某些方面中，一种三维(3D)存储器器件包括第一半导体结构、第二半导体结构以及第一半导体结构与第二半导体结构之间的键合界面。第一半导体结构包括NAND存储器串阵列、包括第一晶体管的NAND存储器串阵列的第一外围电路、在NAND存储器串阵列与第一外围电路之间的多晶硅层、以及与第一晶体管接触的第一半导体层。多晶硅层与NAND存储器串阵列的源极接触。第二半导体结构包括NAND存储器串阵列的第二外围电路以及与第二晶体管接触的第二半导体层，该第二外围电路包括第二晶体管。第二半导体层在键合界面与第二外围电路之间。第一半导体层在多晶硅层与第二半导体层之间。
三维存储器器件及其形成方法

[发明专利]用于三维存储器的阶梯结构-CN202080000332.3有效
发明人：刘磊;周文犀;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2020-02-18 - 公布日： 2021-11-23 - 主分类号： H01L27/11521 文献下载
摘要：公开了一种用于三维(3D)存储器设备的阶梯结构。在一些实施例中，所述方法包括在衬底上设置交替的电介质堆叠，其中第一电介质层和第二电介质层交替地堆叠在彼此的顶部上。接下来，可以在阶梯区域中形成多个分割块。每个分割块包括在第一方向上的第一多个阶梯台阶。沿着第一方向的每个阶梯台阶具有两个或更多个电介质层对。然后，可以形成沿着垂直于第一方向的第二方向的第二多个阶梯台阶。沿着第二方向的每个阶梯台阶包括沿着第一方向的第一多个阶梯台阶。所述方法还包括在多个分割块之间形成偏移数量的电介质层对，使得每个电介质层对是从阶梯台阶的顶表面可接入的。
用于三维存储器阶梯结构

[发明专利]三维存储器件及其形成方法-CN202080003907.7有效
发明人：张坤;吴林春;周文犀;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2020-11-13 - 公布日： 2021-11-23 - 主分类号： H01L27/11582 文献下载
摘要：一种3D存储器件包括具有交替的堆叠导电层和堆叠电介质层的存储堆叠体、半导体层和垂直地穿过该存储堆叠体延伸到该半导体层内的沟道结构。该沟道结构的面朝该半导体层的第一部分的第一横向尺寸大于该沟道结构的面朝该存储堆叠体的第二部分的第二横向尺寸。该沟道结构包括存储膜和半导体沟道。该半导体沟道的处于沟道结构的第一部分当中的部分的第一掺杂浓度大于该半导体沟道的处于该沟道结构的第二部分当中的部分的第二掺杂浓度。
三维存储器件及其形成方法

[发明专利]具有凹陷栅极晶体管的外围电路及其形成方法-CN202180002506.4在审
发明人：石艳伟;王言虹;甘程;陈亮;刘威;夏志良;周文犀;张坤;杨远程 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-30 - 公布日： 2021-11-19 - 主分类号： H01L27/11524 文献下载
摘要：在某些方面中，公开了一种用于形成三维(3D)存储器装置的方法。在第一衬底上形成包括NAND存储器串的阵列的第一半导体结构。在第二衬底上形成包括凹陷栅极晶体管的第二半导体结构。所述凹陷栅极晶体管包括深入到所述第二衬底中的凹陷栅极结构。以面对面的方式键合所述第一半导体结构和所述第二半导体结构，使得所述NAND存储器串的阵列横跨键合界面耦接至所述凹陷栅极晶体管。
具有凹陷栅极晶体管外围电路及其形成方法

[发明专利]三维存储器件及用于形成其的方法-CN202110948591.5在审
发明人：吴林春;李姗;夏志良;张坤;周文犀;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2020-04-27 - 公布日： 2021-11-12 - 主分类号： H01L27/11563 文献下载
摘要：公开了3D存储器件及用于形成其的方法的实施例。在一个示例中，一种3D存储器件包括：衬底的P型掺杂区；位于所述P型掺杂区之上的N型掺杂半导体层；位于所述N型掺杂半导体层之上的包括交织的导电层和电介质层的存储堆叠层；垂直地延伸通过所述存储堆叠层和所述N型掺杂半导体层进入所述P型掺杂区的沟道结构；垂直地延伸进入所述P型掺杂区的N型掺杂半导体插塞；以及，垂直地延伸通过所述存储堆叠层以便与所述N型掺杂半导体插塞接触的源触点结构。
三维存储器件用于形成方法

[发明专利]半导体结构及其制备方法-CN202110876449.4在审
发明人：张坤;吴林春;周文犀;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2020-06-02 - 公布日： 2021-11-12 - 主分类号： H01L27/11568 文献下载
摘要：本发明提供一种半导体结构及其制备方法，制备方法包括：提供第一半导体衬底，形成接触牺牲层及栅极底层，形成沟道结构，形成栅极隔槽及具有底部开口的隔槽间隔层，去除接触牺牲层及功能结构层显露沟道层，形成掺杂半导体层。本发明的半导体结构及其制备方法，基于栅极隔槽去除接触牺牲层形成层间间隙，并基于层间间隙去除功能结构层以显露底部外延层，再沉积形成掺杂半导体层，同时实现了底部外延层的电性引出，降低了核心区的面积，从而可以在栅极隔槽中填充绝缘材料形成绝缘填充层，解决了在栅极隔槽中填充金属导电材料所导致的栅极字线与共源线之间的漏电问题，并解决二者之间形成寄生电容的问题。本发明还在器件结构制备中实现了焊盘的加倍。
半导体结构及其制备方法

[发明专利]具有凹陷栅极晶体管的外围电路及其形成方法-CN202180002494.5在审
发明人：石艳伟;王言虹;甘程;陈亮;刘威;夏志良;周文犀;张坤;杨远程 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-30 - 公布日： 2021-11-09 - 主分类号： G11C16/04 文献下载
摘要：在某些方面中，一种存储器装置包括存储器单元的阵列以及耦接至所述存储器单元的阵列的多个外围电路。所述外围电路包括具有凹陷栅极晶体管的第一外围电路。所述外围电路还包括具有平坦栅极晶体管的第二外围电路。
具有凹陷栅极晶体管外围电路及其形成方法

[发明专利]在三维存储器件中的阶梯结构及用于形成其的方法-CN202110907844.4在审
发明人：孙中旺;张中;周文犀;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-23 - 公布日： 2021-11-05 - 主分类号： H01L27/11524 文献下载
摘要：公开了具有阶梯结构的3D存储器件以及用于形成其的方法的实施例。在示例中，3D存储器件包括存储阵列结构和阶梯结构，该阶梯结构在存储阵列结构的中间体中并且将存储阵列结构横向地划分为第一存储阵列结构和第二存储阵列结构。阶梯结构包括第一阶梯区域和连接第一存储阵列结构和第二存储阵列结构的桥接结构。桥接结构包括下部壁部分和上部阶梯部分。第一阶梯区域包括在第一横向方向上并且在不同的深度处彼此面对的第一对阶梯。各阶梯包括台阶。第一对阶梯中的至少一个台阶通过桥接结构电连接至第一存储阵列结构和第二存储阵列结构中的至少一者。
三维存储器件中的阶梯结构用于形成方法

[发明专利]一种三维存储器-CN201811013316.9有效
发明人：黄新运;王颀;付祥;夏志良;张黄鹏;曹华敏 -专利权人：长江存储科技有限责任公司
申请日： 2018-08-31 - 公布日： 2021-11-05 - 主分类号： H01L27/11563 文献下载
摘要：本申请公开了一种三维存储器，该存储器中，其每个沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层作为对应存储串的各个存储单元的源极和漏极，同一存储串内的各个存储单元均可以通过源极和漏极实现电路通路，因而，通过同一沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层能够将同一存储串内的各个存储单元形成并联结构。如此，在每个存储单元的栅极上施加较小的控制电压即可实现对存储单元的选通，而且，因同一存储串内的各个存储单元为并联结构。因而，该三维存储器的结构有利于降低三维存储器中的读取干扰、传输干扰和编辑干扰。
一种三维存储器