“夏志良”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果457个，建议您升级VIP下载更多相关专利

[发明专利]三维存储器件及其形成方法-CN202180002722.9在审
发明人：杨远程;周文犀;夏志良;刘威 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-30 - 公布日： 2023-10-20 - 主分类号： H10B43/35 文献下载
摘要：一种三维(3D)存储器件包括第一衬底、第一半导体结构和第二半导体结构。第一半导体结构设置在第一衬底上。第一半导体结构包括第二衬底和设置在第二衬底之上的外围器件，并且外围器件面向第一衬底形成。第二半导体结构设置在第一半导体结构上。第二半导体结构包括掺杂半导体层和设置在掺杂半导体层和第一半导体结构之间的存储器阵列结构。
三维存储器件及其形成方法

[发明专利]半导体结构与其制作工艺-CN201910844566.5有效
发明人：欧阳颖洁;夏志良;苏睿;王启光 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-06 - 公布日： 2023-10-10 - 主分类号： H01L29/792 文献下载
摘要：本申请提供了一种半导体结构与其制作工艺。该半导体结构的制作工艺，包括：形成包括沟道孔的基底结构；在沟道孔中形成预备电荷捕获层；对预备电荷捕获层进行预定处理，使得预备电荷捕获层形成电荷捕获层，电荷捕获层的陷阱密度大于预备电荷捕获层的陷阱密度。上述的制作方法中，首先在沟道中形成预备电荷捕获层，然后对该预备电荷捕获层进行预定处理，预备电荷捕获层中的部分材料形成陷阱，从而使得形成的电荷捕获层中的陷阱数量大于预备电荷捕获层中的陷阱的数量。该制作方法形成电荷捕获层中的陷阱的数量较多，缓解了现有技术中的电荷捕获层中的陷阱的数量较少的问题，保证了器件的内存窗口相对较大，进而保证了器件具有良好的性能。
半导体结构与其制作工艺

[发明专利]具有划分的漏极选择栅极线的三维存储器器件及其形成方法-CN202310732012.2在审
发明人：高庭庭;夏志良;刘小欣;杜小龙;孙昌志 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-21 - 公布日： 2023-09-19 - 主分类号： H10B43/35 文献下载
摘要：本申请涉及具有划分的漏极选择栅极线的三维存储器器件及其形成方法。一种三维(3D)存储器器件包括掺杂半导体层、堆叠层结构、沟道结构和半导体结构。堆叠层结构包括形成在掺杂半导体层上的多条字线和选择栅极线。沟道结构沿着第一方向延伸穿过多条字线并且与掺杂半导体层接触。半导体结构沿着第一方向延伸穿过选择栅极线并且与沟道结构接触。选择栅极线沿着垂直于第一方向的第二方向延伸，并且半导体结构周围的漏极选择栅极线与相邻半导体结构周围的漏极选择栅极线绝缘。半导体结构的宽度小于沟道结构的宽度。
具有划分选择栅极三维存储器器件及其形成方法

[发明专利]存储器结构-CN201811092463.X有效
发明人： 夏志良;陈俊;鲍琨;董金文;华文宇;靳磊;江宁;刘峻 -专利权人：长江存储科技有限责任公司
申请日： 2018-09-19 - 公布日： 2023-09-12 - 主分类号： H10B43/20 文献下载
摘要：本发明涉及一种存储器结构，包括：衬底层，所述衬底层具有相对的正面和背面，所述衬底层内形成有导电区域，所述导电区域的顶部朝向所述衬底层的正面，所述导电区域的底部朝向所述衬底层的背面，所述导电区域包括：位于所述导电区域底部的屏蔽层，以及位于所述屏蔽层上方的N型掺杂阱；存储层，所述存储层位于所述衬底层的正面上；隔离结构，贯穿所述衬底层，且位于所述导电区域边缘，包围所述导电区域设置，用于隔离所述导电区域与所述隔离结构外围的衬底层。所述存储器的性能得到提高。
存储器结构

[发明专利]半导体器件及用于形成半导体器件的方法-CN202080001864.9有效
发明人：吴林春;张坤;张中;周文犀;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2020-07-31 - 公布日： 2023-09-08 - 主分类号： H10B43/00 文献下载
摘要：公开了用于形成接触结构及其半导体器件的方法的实施例。在示例中，半导体器件包括绝缘层、绝缘层之上的导电层、以及在导电层中并与绝缘层接触的间隔部结构。半导体器件还包括在间隔部结构中并垂直地延伸穿过绝缘层的第一接触结构。第一接触结构包括彼此接触的第一接触部分和第二接触部分。第二接触部分的上表面与导电层的上表面共面。
半导体器件用于形成方法

[发明专利]用于半导体器件中的半导体层的热处理的方法-CN202180004020.4在审
发明人：张坤;刘磊;杨远程;周文犀;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-30 - 公布日： 2023-08-22 - 主分类号： H01L21/268 文献下载
摘要：公开了用于对半导体器件进行热处理的方法。一种方法包括：获得具有非晶硅的处理区域的图案；使激光束与处理区域对准，激光束在聚焦激光光斑中，聚焦激光光斑具有等于或大于处理区域的光斑区域；以及通过朝向处理区域发射激光束持续处理时段来对处理区域执行激光退火。
用于半导体器件中的半导体热处理方法

[发明专利]垂直存储器设备及其形成方法-CN202180005010.2在审
发明人：杨涛;赵冬雪;杨远程;刘磊;张坤;王迪;周文犀;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-12-14 - 公布日： 2023-08-18 - 主分类号： H10B12/00 文献下载
摘要：本公开内容涉及一种包括阶梯结构的存储器结构。阶梯结构可以包括底部选择栅极、形成在底部选择栅极上方的板线、以及形成在板线上方的字线。柱可延伸穿过底部选择栅极、板线和字线。该存储器结构还可以包括形成在柱下方的源极结构和形成在柱上方的漏极帽。存储器结构还可以包括形成在漏极帽上方的位线。
垂直存储器设备及其形成方法

[发明专利]具有垂直晶体管的存储器器件及其形成方法-CN202180004070.2在审
发明人：杨涛;赵冬雪;杨远程;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-31 - 公布日： 2023-08-11 - 主分类号： H10B12/00 文献下载
摘要：在某些方面中，一种存储器器件包括垂直晶体管、存储单元和位线。垂直晶体管包括在第一方向上延伸的半导体主体。半导体主体包括掺杂的源极、掺杂的漏极和沟道部分。存储单元耦合到第一端子。第一端子是源极和漏极中的一者。位线在垂直于第一方向的第二方向上延伸并且与第二端子接触。第二端子是源极和漏极中的另一者，第二端子形成在半导体主体的突出部的所有侧面上。位线通过第二端子与半导体主体的沟道部分分离。
具有垂直晶体管存储器器件及其形成方法

[发明专利]半导体器件及其形成方法-CN202310287132.6在审
发明人：张中;孙中旺;周文犀;夏志良;张帜 -专利权人：长江存储科技有限责任公司
申请日： 2019-12-24 - 公布日： 2023-08-04 - 主分类号： H10B43/35 文献下载
摘要：本公开涉及一种半导体器件及其形成方法。根据本公开的实施例，提供了一种半导体器件，其可以包括由在衬底之上交替地堆叠的字线层和绝缘层来形成的堆叠体。第一块的第一阶梯可以形成于堆叠体中并且在第一块的第一阵列区之间延伸。第二块的第二阶梯可以形成于堆叠体中并且在第二块的第二阵列区之间延伸。半导体器件可以进一步具有形成于堆叠体中在第一阶梯和第二阶梯之间的连接区。
半导体器件及其形成方法

[发明专利]三维存储器及其制造方法-CN202010167154.5有效
发明人：张中;张坤;吴林春;周文犀;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-11 - 公布日： 2023-07-28 - 主分类号： H10B43/30 文献下载
摘要：一种三维存储器及其制造方法。所述三维存储器包含一衬底、一存储堆叠层、多个存储串及第一共源结构。所述存储堆叠层设置于所述衬底上。所述存储堆叠层包含多个导电层/绝缘层对。所述多个存储串垂直地延伸穿过所述存储堆叠层。所述第一共源结构包含垂直地延伸穿过所述存储堆叠层的两第一共源极，及设置于所述两第一共源极之间的第一支撑结构。在所述三维存储器的制造方法中，先形成第一支撑结构，用以在后续的两第一共源极形成的过程中支撑邻近的堆叠层，避免所述存储块倾斜及/或变形。
三维存储器及其制造方法

[发明专利]三维存储器-CN202310374038.4在审
发明人：王迪;周文犀;赵婷婷;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2021-05-17 - 公布日： 2023-07-21 - 主分类号： H10B43/35 文献下载
摘要：本申请提供了一种三维存储器及其制备方法。三维存储器包括：叠层结构，包括交替叠置的栅极层和绝缘层；沟道结构，贯穿所述叠层结构；顶部选择堆叠层，位于所述叠层结构的一侧，所述顶部选择堆叠层包括间隔层和至少一对交替堆叠的顶部电介质层和顶部选择栅极层，所述间隔层位于所述至少一对交替堆叠的顶部电介质层和顶部选择栅极层远离所述叠层结构的一侧；以及贯穿所述间隔层和所述至少一对交替堆叠的顶部电介质层和顶部选择栅极层的顶部选择栅切口结构。
三维存储器

[发明专利]三维存储器器件和用于形成其的方法-CN202080003791.7有效
发明人：吴林春;张坤;周文犀;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2020-11-17 - 公布日： 2023-07-21 - 主分类号： H10B41/35 文献下载
摘要：公开了3D存储器器件和用于形成其的方法。在一个示例中，公开了用于形成3D存储器器件的方法。在衬底之上依次形成第一多晶硅层、电介质牺牲层、第二多晶硅层和电介质堆叠层。形成垂直延伸穿过电介质堆叠层、第二多晶硅层和电介质牺牲层并进入到第一多晶硅层中的沟道结构。形成垂直延伸穿过电介质堆叠层和第二多晶硅层并垂直延伸进入到电介质牺牲层中或穿过电介质牺牲层以暴露电介质牺牲层的部分的开口，以及沿着开口的侧壁的部分的多晶硅间隔体。通过开口用利用第一和第二多晶硅层之间的第三多晶硅层替换电介质牺牲层。
三维存储器器件用于形成方法

[发明专利]3D存储器件及其制造方法-CN202110493705.1有效
发明人：朱九方;朱紫晶;张坤;胡明;鲍琨;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2019-03-29 - 公布日： 2023-07-21 - 主分类号： H10B43/35 文献下载
摘要：本申请公开了一种3D存储器件及其制造方法。该3D存储器件包括：栅叠层结构，包括交替堆叠的多个栅极导体层与多个层间绝缘层；多个沟道柱，贯穿栅叠层结构；以及导电通道，贯穿栅叠层结构，其中，导电通道包括：芯部和导电柱，导电柱位于芯部上方；第一导电层，覆盖芯部的侧壁与底部，并围绕导电柱的侧壁；以及第二导电层，位于芯部与导电部之间并覆盖导电柱的侧壁，其中，第二导电层由单一导电材料形成，并与第一导电层接触。该3D存储器件通过将覆盖导电柱的侧壁的第二导电层设置为由单一导电材料形成的导电层，解决了台阶覆盖性较差的问题。
存储器件及其制造方法

[发明专利]垂直存储器器件及其操作方法-CN202180004980.0在审
发明人：赵冬雪;杨涛;杨远程;刘磊;王迪;张坤;周文犀;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-11-10 - 公布日： 2023-07-14 - 主分类号： H10B12/00 文献下载
摘要：本公开内容涉及用于对存储器器件执行操作的方法。存储器器件可以包括：底部选择栅极；底部选择栅极上方的板线；板线上方的字线；延伸穿过底部选择栅极、板线和字线的柱；柱下方的源极线；柱上方的漏极帽；以及形成在漏极帽上方的位线。方法可以包括将第一正电压偏置施加到底部选择栅极并且将第二正电压偏置施加到字线。方法还可以包括在字线达到第二正电压偏置之后将第三正电压偏置施加到位线。方法还可以包括将接地电压施加到字线及将接地电压施加到位线。
垂直存储器器件及其操作方法

[发明专利]具有划分的漏极选择栅极线的三维存储器器件及其形成方法-CN202180001876.6有效
发明人：高庭庭;夏志良;刘小欣;杜小龙;孙昌志 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-21 - 公布日： 2023-07-14 - 主分类号： H10B43/35 文献下载
摘要：一种三维(3D)存储器器件包括掺杂半导体层、堆叠层结构、沟道结构和半导体结构。堆叠层结构包括形成在掺杂半导体层上的多条字线和选择栅极线。沟道结构沿着第一方向延伸穿过多条字线并且与掺杂半导体层接触。半导体结构沿着第一方向延伸穿过选择栅极线并且与沟道结构接触。选择栅极线沿着垂直于第一方向的第二方向延伸，并且半导体结构周围的漏极选择栅极线与相邻半导体结构周围的漏极选择栅极线绝缘。半导体结构的宽度小于沟道结构的宽度。
具有划分选择栅极三维存储器器件及其形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 457 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top