专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果28个,建议您升级VIP下载更多相关专利
  • [发明专利]感光二极管及其形成方法、CMOS图像传感器-CN201110298230.7有效
  • 吴小利;唐树澍;巨晓华 - 上海宏力半导体制造有限公司
  • 2011-09-28 - 2012-02-15 - H01L31/102
  • 一种感光二极管及其形成方法、CMOS图像传感器,感光二极管的形成方法包括:提供基底,基底内形成有阱区,基底上形成有栅极结构;在基底上形成具有开口的掩膜层,开口定义出感光二极管的区域;以具有开口的掩膜层为掩膜,对基底进行第一离子注入在阱区内形成第一掺杂区,第一离子注入的方向沿顺时针偏离垂直基底表面的方向第一预定角度,以使第一掺杂区与栅极结构有相互叠置的部分,第一掺杂区的掺杂类型与阱区相反,第一掺杂区与阱区形成感光二极管;以具有开口的掩膜层为掩膜,对基底进行第二离子注入,在第一掺杂区上形成第二掺杂区,第二掺杂区的掺杂类型与阱区相同。本发明可以减小光生电子转移过程中的噪声以及暗电流。
  • 感光二极管及其形成方法cmos图像传感器
  • [发明专利]具有阶梯型氧化埋层的SOI结构的制作方法-CN201110300742.2有效
  • 苟鸿雁;唐树澍 - 上海宏力半导体制造有限公司
  • 2011-09-28 - 2012-02-01 - H01L21/762
  • 本发明提供形成具有阶梯型氧化埋层的SOI结构的两种方法,第一种包括:提供用于分别形成源区、漏区的第一、第三区域及形成有栅极、栅极绝缘层及硬掩膜层的第二区域的P型半导体衬底,且该衬底内具有BOX层;在BOX层下方形成漏区所对应的P型元素重掺杂区;形成覆盖硬掩膜层、栅极及栅极绝缘层侧边的侧壁;形成N型源区与N型漏区;对除侧壁外的位于源区与漏区对应的BOX层下方的衬底进行氧离子注入;高温退火将氧离子注入区与BOX层一起形成阶梯型氧化层。另外一种做法在衬底顶层形成N型掺杂区,在该掺杂区内形成源区与漏区。采用本发明的技术方案,可以解决现有的SOI结构出现的短沟道效应。
  • 具有阶梯氧化soi结构制作方法
  • [发明专利]SONOS结构和SONOS存储器的形成方法-CN201110254594.5有效
  • 吴小利;唐树澍;刘宪周 - 上海宏力半导体制造有限公司
  • 2011-08-31 - 2011-12-14 - H01L21/28
  • 一种SONOS结构和SONOS存储器的形成方法,所述SONOS结构的形成方法包括:提供衬底;在所述衬底上形成图形化的光刻胶层,定义出衬底上ONO结构的区域;以所述图形化的光刻胶层为掩膜,与所述衬底的表面呈小于90度方向干法刻蚀所述衬底的上部分,被刻蚀后的衬底分成第一衬底和第二衬底,第一衬底的表面为凸面;去除所述图形化的光刻胶层;在所述第一衬底上依次形成隧穿介质层、捕获电荷层、顶部介质层和导电层,隧穿介质层、捕获电荷层、顶部介质层和导电层的上表面为凸面;对所述第二衬底进行离子掺杂,在所述第二衬底内、第一衬底的两侧形成源极和漏极。可以解决现有技术中SONOS存储器擦除饱和的问题。
  • sonos结构存储器形成方法
  • [发明专利]CMOS图像传感器及制作方法-CN201110187406.1有效
  • 吴小利;唐树澍;张克云;周雪梅;巨晓华;饶金华 - 上海宏力半导体制造有限公司
  • 2011-07-05 - 2011-10-19 - H01L27/146
  • 一种CMOS图像传感器及制作方法,其中,所述CMOS图像传感器至少包括光电二极管,其中,所述光电二极管中至少包含一条沟道,且在所述光电二极管垂直于轴向的横向方向上,所述沟道具有最大掺杂浓度。本发明所提供的CMOS图像传感器,通过新型的光电二极管结构,提高了光电二极管对光电子的转移能力,增加了光电子的扩散速度,减少了滞留在光电二极管的光电子数量,从而能够实现更为有效的光电子转移,进一步提升了CMOS图像传感器的图像品质、性能以及分辨率。此外,本发明还提供了一种CMOS传感器的制作方法,能够在未改变现有工艺步骤的前提下,实现上述CMOS结构,从而充分地利用了现有工艺技术,节约生产成本。
  • cmos图像传感器制作方法
  • [发明专利]晶体管及其制作方法-CN201110029642.0无效
  • 冯雪;唐树澍;吴小利 - 上海宏力半导体制造有限公司
  • 2011-01-27 - 2011-07-13 - H01L29/78
  • 本发明提供了一种晶体管及其制作方法,所述晶体管包括:半导体衬底;位于所述半导体衬底表面栅极结构;位于所述栅极结构两侧的半导体衬底内的源区和漏区,所述源区和漏区之间的半导体衬底为沟道区;位于所述沟道区下方的半导体衬底内的隔离层,所述隔离层用于防止所述源区和漏区之间的漏电流,所述隔离层的宽度小于所述栅极结构的宽度。本发明减小了晶体管的漏电流,降低了晶体管的功耗,满足了应用的要求。
  • 晶体管及其制作方法
  • [发明专利]一种晶体管的制作方法-CN201010235711.9有效
  • 吴小利;唐树澍 - 上海宏力半导体制造有限公司
  • 2010-07-23 - 2010-12-15 - H01L21/331
  • 本发明提出一种晶体管的制作方法,包括以下步骤:制作集电区;在所述集电区上制作基区;在所述基区上制作发射区;以所述发射区为掩膜,对所述基区进行离子注入,所述离子注入的能量范围为5-150keV,剂量范围为3e15-3e12cm-2,使得离子能够注入到所述基区以及所述集电区内,注入完成后进行扩散工艺,在所述基区以及所述集电区内形成掺杂区。本发明提供的制作方法在保持晶体管的特征频率的前提下,提高了晶体管的集电极-基极反向击穿电压,从而提高了晶体管的整体性能。
  • 一种晶体管制作方法
  • [发明专利]一种可提高MOS管击穿电压的第一层金属-CN201010102332.2无效
  • 刘正超;唐树澍 - 上海宏力半导体制造有限公司
  • 2010-01-28 - 2010-07-28 - H01L29/41
  • 本发明提供一种可提高MOS管击穿电压的第一层金属。现有技术中与栅极连接的第一层金属仅包括栅极覆盖范围内且与金属插塞连接的第一单元,无法通过扩大0V电势的范围且将高电场尽可能的推向漏极,从而导致MOS管击穿电压较低。本发明的可提高MOS管击穿电压的第一层金属包括相互连接且分别位于栅极覆盖范围内外的第一单元和第二单元,所述第二单元位于栅极外靠近漏极的一侧。本发明可有效扩大0V电势的范围,并将高电场尽可能的推向漏极,使电场分布变得更加均匀,如此可有效提高MOS管的击穿电压。
  • 一种提高mos击穿电压一层金属
  • [发明专利]高压晶体管及其制造方法-CN200910199434.8无效
  • 唐树澍 - 上海宏力半导体制造有限公司
  • 2009-11-26 - 2010-06-02 - H01L29/78
  • 本发明公开了一种高压晶体管及其制造方法,通过使得漏端和栅极之间的第一氧化层与作为栅氧化层的第二氧化层在不同步骤中形成,第一氧化层和第二氧化层可以具有不同的厚度,从而在增加第一氧化层的厚度以提高击穿电压时可以保持第二氧化层的厚度不变以不影响饱和电流,由此在不影响饱和电流的前提下实现了击穿电压的提高。此外,本发明提供的高压晶体管及其制造方法,与传统的高压晶体管的制造工艺相兼容,无需额外的掩膜。
  • 高压晶体管及其制造方法
  • [发明专利]一种基于多晶硅发射极的双极晶体管-CN200910055368.7无效
  • 唐树澍 - 上海宏力半导体制造有限公司
  • 2009-07-24 - 2009-12-09 - H01L29/73
  • 本发明揭露了一种基于多晶硅发射极的双极晶体管,包括衬底,在所述衬底内形成的集电区和位于集电区上的基区,以及在所述衬底的上表面通过先后沉积至少两层不同掺杂浓度的多晶硅层形成的多晶硅发射极。本发明所提供的一种基于多晶硅发射极的双极晶体管,通过采用不同掺杂浓度的多晶硅层构成多晶硅发射极,在多晶硅发射极中形成了能障(energy barrier),从而在低VCE区域显著提高了电流增益。其制作工艺与现有工艺兼容,不需要提供额外的掩模,没有带来附加的工艺难度,因此易于实现。
  • 一种基于多晶发射极双极晶体管
  • [发明专利]制造用于闪存半导体器件的隔离结构的方法-CN200510111386.4有效
  • 金达;唐树澍;杨左娅 - 中芯国际集成电路制造(上海)有限公司
  • 2005-12-05 - 2007-06-13 - H01L21/8239
  • 一种用于制造嵌入闪存器件的集成电路器件如闪存器件的方法。提供半导体衬底,形成覆盖在存储单元区域上具有第一厚度的第一电介质层和覆盖在外周区域上具有第二厚度的第二电介质层。形成覆盖第一电介质层的衬垫氧化物层,并形成覆盖衬垫氧化物层的氮化物层。图案化氮化物层以暴露外周区域中的第一沟槽区域,并暴露存储单元区域中的第二沟槽区域,同时保持第一电介质层的一部分。在第一沟槽区域中形成具有第一深度的第一沟槽结构,同时第一电介质层的部分保护第二沟槽区域。去除部分第一电介质层以暴露第二沟槽区域。使第一沟槽区域和第二沟槽区域经受蚀刻过程以从第一深度至第二深度继续形成第一沟槽结构,并在第二沟槽区域内形成具有第三深度的第二沟槽结构。第三深度小于第二深度。
  • 制造用于闪存半导体器件隔离结构方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top