“吴铁将”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果59个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置及其制造方法-CN202010171855.6有效
发明人： 吴铁将 -专利权人：美光科技公司
申请日： 2015-08-05 - 公布日： 2023-10-20 - 主分类号： H10B12/00 文献下载
摘要：本发明公开了一种半导体装置及其制造方法，所述半导体装置包括基材、第一主动区、第二主动区以及闸极结构。第一主动区和第二主动区设于基材中。闸极结构包括底部、和第一主动区连接的第一侧壁，以及和第二主动区连接的第二侧壁。第一侧壁和底部具有第一交点，从第一交点往基材延伸出第一水平线，而第一侧壁和第一水平线具有第一夹角。第二侧壁和底部具有第二交点，从第二交点往基材延伸出第二水平线，而第二侧壁和第二水平线具有第二夹角。第一夹角与第二夹角不同。根据本发明，即便缩减半导体装置的尺寸，但两相邻闸极堆叠的底部之间的距离可保持固定，因此半导体装置中可以不产生字元线(WL)间干扰，进而增进较小尺寸的半导体装置的效能。
半导体装置及其制造方法

[发明专利]一种半导体结构及其制作方法-CN202210304778.6在审
发明人： 吴铁将;朱玲欣 -专利权人：长鑫存储技术有限公司
申请日： 2022-03-22 - 公布日： 2023-10-03 - 主分类号： H10B20/25 文献下载
摘要：本公开实施例涉及半导体领域，提供一种半导体结构及其制作方法，其中，半导体结构包括：基底，以及位于基底表面的栅氧层；栅极堆叠层，栅极堆叠层位于栅氧层的表面；隔离层，隔离层至少覆盖栅极堆叠层的第一侧壁；接触结构，接触结构至少位于基底的表面；介质层，介质层至少位于接触结构与栅极堆叠层的第二侧壁之间，第一侧壁与第二侧壁相对设置，介质层的厚度小于隔离层的厚度。至少可以降低熔丝结构的击穿难度。
一种半导体结构及其制作方法

[发明专利]静电防护电路-CN202210243354.3在审
发明人：毛盼;张英韬;刘俊杰;朱玲欣;宋彬;许杞安;吴铁将 -专利权人：长鑫存储技术有限公司
申请日： 2022-03-11 - 公布日： 2023-09-19 - 主分类号： H02H9/02 文献下载
摘要：本申请提供一种静电防护电路，包括泄放单元，泄放单元与电源焊盘、接地焊盘以及I/O焊盘连接，能够在电源焊盘、接地焊盘以及I/O焊盘中的任意一个焊盘上有静电脉冲时泄放静电电荷，泄放单元占用芯片面积较小，减少芯片成本。并且泄放单元包括第一泄放单元和第二泄放单元，第一泄放单元与第二泄放单元、电源焊盘以及I/O焊盘连接，第二泄放单元与接地焊盘以及I/O焊盘连接，则第一泄放单元和/或第二泄放单元能够分别泄放不同焊盘上的静电电荷，提高静电防护电路的泄放能力。
静电防护电路

[发明专利]静电保护器件及电子装置-CN202310620887.3在审
发明人：徐镜淏;宋彬;吴铁将 -专利权人：长鑫存储技术有限公司
申请日： 2023-05-26 - 公布日： 2023-07-18 - 主分类号： H01L27/02 文献下载
摘要：本申请提供一种静电保护器件及电子装置，涉及集成电路静电保护技术领域，用于改善传统的DCSCR静电保护器件的寄生电容较大的技术问题。该静电保护器件通过改变重掺杂区、对应阱区的布局，以使触发路径包括由第一重掺杂区至第四重掺杂区之间的阱区部分，增大了触发路径的电阻，不仅能够降低的静电保护器的触发电压，以使静电保护器适用于低压领域的静电保护，提升其适用性；而且还能够提升静电保护器件的闩锁效率，减少导通电阻以及具有更低的寄生电容。
静电保护器件电子装置

[发明专利]静电保护结构及静电保护电路-CN202210021740.8在审
发明人：张英韬;毛盼;刘俊杰;朱玲欣;宋彬;许杞安;吴铁将 -专利权人：长鑫存储技术有限公司
申请日： 2022-01-10 - 公布日： 2023-07-18 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及一种静电保护结构及静电保护电路，静电保护结构包括：可控硅结构及触发结构；可控硅结构包括：第二导电类型的阱区、第一导电类型的第一阱区、第一导电类型的第一掺杂区及第二导电类型的第一掺杂区；触发结构包括：第二导电类型的第一掺杂区、第一导电类型的第二阱区、第二导电类型的第二掺杂区、第二导电类型的第三掺杂区、第二导电类型的第四掺杂区及第一栅极。上述静电保护结构可以削弱SCR器件中寄生晶体管的正反馈，提高了器件的抗闩锁能力，实现了更强的保护能力，增强了电路的可靠性。
静电保护结构电路

[发明专利]半导体结构及其制备方法-CN202110963300.X在审
发明人： 吴铁将;朱玲欣 -专利权人：长鑫存储技术有限公司
申请日： 2021-08-20 - 公布日： 2023-03-24 - 主分类号： H10B12/00 文献下载
摘要：本申请实施例涉及半导体领域，特别涉及一种半导体结构及其制备方法，半导体结构包括：位于衬底上的栅极，栅极两侧具有源极或漏极；位于衬底上的介质层；接触结构，接触结构贯穿介质层并与源极或漏极电连接；间隔设置的第一电连接部和第二电连接部，第一电连接部与第二电连接部位于介质层顶面，第二电连接部与接触结构的部分顶面接触，第一电连接部包括堆叠设置的第一阻挡层和第一导电层，在沿源极指向漏极的方向上，第一阻挡层朝向接触结构的侧壁与接触结构间的距离为第一距离，第一导电层朝向接触结构的侧壁与接触结构间的距离为第二距离，第一距离大于第二距离。本申请实施例有利于降低半导体结构的短路风险。
半导体结构及其制备方法

[发明专利]半导体结构及其制备方法-CN202110910245.8在审
发明人： 吴铁将;朱玲欣 -专利权人：长鑫存储技术有限公司
申请日： 2021-08-09 - 公布日： 2023-02-17 - 主分类号： H01L23/48 文献下载
摘要：本申请实施例涉及半导体领域，特别涉及一种半导体结构及其制备方法，半导体结构包括：衬底以及位于衬底上的栅极，栅极两侧的衬底内具有源极或漏极；介质层，介质层位于衬底上，且覆盖栅极的表面；接触结构，接触结构贯穿介质层并与源极或漏极电连接，接触结构包括依次堆叠的第一接触层以及第二接触层，第一接触层高于栅极的顶面，且在沿源极指向漏极的方向上，第二接触层的宽度大于第一接触层的宽度；电连接层，电连接层位于介质层顶面并与第二接触层的部分顶面相接触。本申请实施例有利于改善半导体结构中电连接层与接触结构之间的电连接性能。
半导体结构及其制备方法

[发明专利]二极管触发的双向可控硅器件及电路-CN202110833144.5在审
发明人：毛盼;张英韬;刘俊杰;朱玲欣;宋彬;许杞安;吴铁将 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-22 - 公布日： 2023-02-03 - 主分类号： H01L27/02 文献下载
摘要：本申请提供了一种二极管触发的双向可控硅器件及电路，所述器件包括：P型衬底；第一P阱，形成在P型衬底内，第一P阱内形成有第一P型掺杂区和第一N型掺杂区；第二P阱，形成在P型衬底内，第二P阱内形成有第三N型掺杂区和第四P型掺杂区；N阱，形成在P型衬底内，N阱内形成有第二P型掺杂区、第二N型掺杂区和第三P型掺杂区；第二N型掺杂区与二极管串的正极电连接，第一P型掺杂区和第四P型掺杂区与二极管串的负极电连接。本申请通过共接二极管实现了双向触发电压可调和节省了版图面积。
二极管触发双向可控硅器件电路

[发明专利]静电保护结构及静电保护电路-CN202110731911.1在审
发明人：张英韬;毛盼;刘俊杰;朱玲欣;宋彬;许杞安;吴铁将 -专利权人：长鑫存储技术有限公司
申请日： 2021-06-29 - 公布日： 2022-12-30 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及一种静电保护结构及静电保护电路，静电保护结构包括：第一导电类型的阱区、第二导电类型的阱区、第一导电类型的第一掺杂区、第一导电类型的第二掺杂区、第二导电类型的第一掺杂区、第二导电类型的第二掺杂区、第二导电类型的第三掺杂区、第一导电类型的第三掺杂区、栅极及检测电阻。上述静电保护结构中的第二导电类型的第二掺杂区、第一导电类型的第一掺杂区及检测电阻构成电压检测电路，能够实现更低电压的触发，实现更好的ESD保护，同时不会浪费过多的版图面积。
静电保护结构电路

[发明专利]二极管触发的可控硅器件和集成电路-CN202110492221.5在审
发明人：毛盼;张英韬;刘俊杰;朱玲欣;宋彬;许杞安;吴铁将 -专利权人：长鑫存储技术有限公司
申请日： 2021-05-06 - 公布日： 2022-11-08 - 主分类号： H01L27/02 文献下载
摘要：本发明实施例提供一种二极管触发的可控硅器件和集成电路，二极管触发的可控硅器件包括：第一N型掺杂区和第一P型掺杂区构成第一二极管；第二N型掺杂区和第二P型掺杂区构成第二二极管，第一二极管的负极和第二二极管的正极电连接，第三N型掺杂区、第一P型阱和第二N型掺杂区构成寄生NPN型双极晶体管；第一P型阱、栅极、第二N型掺杂区和第三N型掺杂区构成NMOS管；第二N型掺杂区和第三二极管的正极电连接，第三二极管的正极和NPN型双极晶体管的基极电连接，第一P型掺杂区、第三N型掺杂区和PNP型双极晶体管的发射极电连接阳极；NPN型双极晶体管的发射极和NMOS管的栅极电连接阴极。本发明实施例有利于快速开启可控硅器件。
二极管触发可控硅器件集成电路

[发明专利]半导体结构及半导体结构的制备方法-CN202110431233.7在审
发明人： 吴铁将;朱玲欣 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-21 - 公布日： 2022-10-21 - 主分类号： H01L29/423 文献下载
摘要：本申请提供一种半导体结构及半导体结构的制备方法。该半导体结构包括源区和漏区，所述源区和所述漏区在衬底上间隔设置；栅极氧化层，其设置于所述源区和所述漏区之间；栅极结构，其设置于所述栅极氧化层上；导电插塞，其设置于所述源区和所述漏区的对应位置上；其中，所述栅极结构包括具有凹陷侧面的导电层，所述凹陷侧面朝向所述导电插塞。相比于传统的栅极结构，本申请的方案中，具有凹陷侧面的导电层与导电插塞之间的距离增大，从而降低栅极结构与导电插塞之间的寄生电容，进而降低栅极与源漏区之间的电容，改善器件特性。
半导体结构制备方法

[发明专利]半导体结构及半导体结构的制备方法-CN202110432535.6在审
发明人： 吴铁将;朱玲欣 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-21 - 公布日： 2022-10-21 - 主分类号： H01L29/423 文献下载
摘要：本申请提供一种半导体结构及半导体结构的制备方法。该半导体结构包括源区和漏区，所述源区和所述漏区在衬底上间隔设置；栅极氧化层，其设置于所述源区和所述漏区之间；栅极结构，其设置于所述栅极氧化层上；导电插塞，其设置于所述源区和所述漏区的对应位置上；其中，所述栅极结构包括具有倾斜侧面的导电层，所述倾斜侧面朝向所述导电插塞。相比于传统的栅极结构，本申请的方案中，具有倾斜侧面的导电层与导电插塞之间的距离增大，从而降低栅极结构与导电插塞之间的寄生电容，进而降低栅极与源漏区之间的电容，改善器件特性。
半导体结构制备方法

[发明专利]半导体结构及半导体结构的制备方法-CN202110432617.0在审
发明人： 吴铁将;朱玲欣 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-21 - 公布日： 2022-10-21 - 主分类号： H01L29/423 文献下载
摘要：本申请提供一种半导体结构及半导体结构的制备方法。该半导体结构包括源区和漏区，所述源区和所述漏区在衬底上间隔设置；栅极氧化层，其设置于所述源区和所述漏区之间；栅极结构，其设置于所述栅极氧化层上；导电插塞，其设置于所述源区和所述漏区的对应位置上；其中，所述栅极结构包括多个导电层，所述多个导电层中存在至少一个目标导电层，该目标导电层至所述导电插塞的距离大于该导电层的至少一个相邻层至所述导电插塞的距离。相比于传统的栅极结构，本申请的方案中，目标导电层与导电插塞之间的距离增大，从而降低栅极结构与导电插塞之间的寄生电容，进而降低栅极与源漏区之间的电容，改善器件特性。
半导体结构制备方法

[发明专利]半导体结构及其形成方法-CN202210453736.9在审
发明人： 吴铁将 -专利权人：长鑫存储技术有限公司
申请日： 2022-04-27 - 公布日： 2022-08-09 - 主分类号： H01L21/762 文献下载
摘要：本申请涉及一种半导体结构及其形成方法，其中，半导体结构的形成方法，包括：提供半导体衬底；于所述半导体衬底内形成第一沟槽，所述第一沟槽将所述半导体衬底隔离成多个第一有源区；于所述第一沟槽内依次形成第一衬垫层、第二衬垫层以及第一隔离填充层，所述第一沟槽侧壁顶部的所述第一衬垫层的厚度大于所述第一沟槽侧壁底部的所述第一衬垫层的厚度。本申请可以有效改善HEIP现象。
半导体结构及其形成方法

[发明专利]用于制造存储器装置的方法-CN201610240090.0有效
发明人： 吴铁将;王文杰;杨胜威 -专利权人：美光科技公司
申请日： 2016-04-18 - 公布日： 2022-01-04 - 主分类号： H01L27/108 文献下载
摘要：本发明公开了一种存储器装置及其制造方法，此存储器装置包含：闸极结构、两个接点及顶层。闸极结构置于基板之上。两个接点置于相邻的闸极结构之间。顶层两个接点之上，以在两个接点之间定义一空间。借此，本发明的存储器装置，能降低或消除两个接点之间的电容耦合或寄生电容效应。
用于制造存储器装置方法

1
2
3
4
下一页»
尾页
共 59 条