“佐藤新哉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]测试装置-CN200780052075.2无效
发明人：土井优;佐藤新哉 -专利权人：爱德万测试株式会社
申请日： 2007-03-09 - 公布日： 2010-01-13 - 主分类号： G11C29/56 文献下载
摘要：本发明提供一种测试装置，其具有：多个匹配检测部，分别接收从被测试存储器的状态输出端输出的表示各自的指令的处理状态的状态信号，在状态信号成为就绪状态后，各自输出匹配信号；判断部，根据被多个匹配检测部输出的多个匹配信号的逻辑积，判断被测试存储器已经结束了多个指令的处理；以及，分配部，在具有多个存储器库的被测试存储器的测试中，与多个存储器库各自对应分别分配多个匹配检测部；在具有多个存储器库的被测试存储器的测试中，多个匹配检测部分别接收在从被测试存储器的状态输出端以不同周期由存储器库分别输出的、表示各个指令的处理状态的状态信号中，对应的存储器库的状态信号后，输出匹配信号。
测试装置

[发明专利]测试装置-CN200780001599.9无效
发明人： 佐藤新哉 -专利权人：爱德万测试株式会社
申请日： 2007-02-16 - 公布日： 2009-02-04 - 主分类号： G11C29/40 文献下载
摘要：本发明提供一种以高效率管理测试结果为目的的测试装置，该测试装置包括：测试被测试存储器的各单元的测试部；对应被测试存储器的各单元，在失效存储器中保存表示该单元好坏的失效信息的失效信息保存部；对被测试存储器具有的每个块，计数在该块内中被检测出的不良单元的数目的计数部；块接收要求读出块所包含的各单元的失效信息的读出要求接收部；将读出目标块内的不良单元的数和预先被确定的基准数进行比较的比较部；把读出目标块内的不良单元的数超过基准数作为条件，为了对读出要求回信，将包含读出目标块内的各单元的失效信息的回信数据列中，连续的复数的失效信息转换成表示品质不良的值的变换部；以及回信数据列压缩后回信的压缩部。
测试装置

[发明专利]半导体试验装置以及半导体存储器的试验方法-CN200780000215.1无效
发明人： 佐藤新哉;太幡诚 -专利权人：株式会社爱德万测试
申请日： 2007-04-20 - 公布日： 2008-11-26 - 主分类号： G11C29/56 文献下载
摘要：本实施方式的试验装置对被试验存储器进行试验，所述被试验存储器将多个位作为页，具备可按多个页所构成的块来改写数据的块功能，所述试验装置包括：模式产生部(ALPG)，其生成页的地址信息，产生试验模式；波形整形部(FC)，其对试验模式进行整形，输出基于该试验模式的试验信号；比较部(LC)，其将从所述被试验存储器输出的结果信号与期待值进行比较；和不良块存储器(BBM)，其预先存储被试验存储器的不良块的信息，在由地址信息确定的页包含在不良块中的情况下输出不良信号，该不良信号用于使地址信息跳到该不良块的下一个试验对象块中含有的页的地址信息。
半导体试验装置以及存储器试验方法

[发明专利]测试装置以及测试方法-CN200780000113.X无效
发明人：小泽大树;佐藤新哉 -专利权人：爱德万测试株式会社
申请日： 2007-03-22 - 公布日： 2008-11-19 - 主分类号： G11C29/44 文献下载
摘要：本发明提供一种对用于存储附加了错误订正符号的数据流的被测试存储器(以下称为DUT)进行有效测试的测试装置。该测试装置将从DUT读取的数据流所包含的各比特与期望值相比较。该比较结果作为表示DUT的每个存储单元是否合格的比特合格/失效信息被存储在第一失效存储器(以下称为FM)中。存储装置在每一页统计与期望值不一致的比特数，并在DUT的每一级别及每一页，判断与期望值不一致的比特数是否满足该级别的条件。该判断结果作为在每个级别表示各页是否合格的页合格/失效信息被存储在第二FM中。如果包含有对应某存储单元的比特的页满足某级别条件的比特合格信息存储在第二FM中，则测试装置将第一FM的比特合格/失效信息变更为表示该存储单元合格的值进行输出。
测试装置以及方法

[发明专利]测试装置和测试方法-CN200680009100.4无效
发明人：新岛启克;佐藤新哉 -专利权人：爱德万测试株式会社
申请日： 2006-11-28 - 公布日： 2008-03-19 - 主分类号： G11C29/56 文献下载
摘要：本发明的目的在于比传统方法更有效地测试多个被测试存储器。本发明提供测试多个被测试存储器的测试装置。该测试装置包括：与多个被测试存储器的数据输入输出端子通过总线相连、与数据输入输出端子之间发送接收数据的数据输入输出部；经由数据输入输出部、向多个被测试存储器并行地提供测试数据的测试数据提供部；与测试数据的提供同步、向多个被测试存储器并行地提供可写入信号的写入控制部；为多个被测试存储器的每个连续地提供可读取信号的读取控制部；将从各个被测试存储器连续读出的测试数据与期待值进行比较的比较部；以某一测试数据与期待值不一致为条件，检测对输出了该测试数据的被测试存储器写入失败的检测部。
测试装置方法

[发明专利]测试装置、相位调整方法及存储器控制器-CN200580010169.4无效
发明人： 佐藤新哉 -专利权人：爱德万测试株式会社
申请日： 2005-03-25 - 公布日： 2007-03-28 - 主分类号： G11C29/00 文献下载
摘要：本发明的测试装置包括：时序比较器，以选通信号的时序获取从被测试存储器所输出的输出信号的输出值；逻辑比较器，将时序比较器所获取的输出值与预先生成的期待值进行比较，并输出比较结果；以及相位调整控制电路，根据逻辑比较器所输出的比较结果，而调整选通信号的时序。而且，本发明的测试装置还包括：第1可变延迟电路，其使选通信号延迟以提供给时序比较器，而相位调整控制电路根据逻辑比较器所输出的比较结果，设定第1可变延迟电路的延迟量。
测试装置相位调整方法存储器控制器

[发明专利]半导体存储器试验装置-CN98108005.7无效
发明人： 佐藤新哉;藤崎健一 -专利权人：株式会社爱德万测试
申请日： 1998-03-19 - 公布日： 2004-08-04 - 主分类号： G11C29/00 文献下载
摘要：一种半导体存储器试验装置，在与能够在高速试验方式下同时进行试验的半导体存储器的个数相同数量的m个不良解析存储器单元13₁～13_m中分别设置与交替动作的相数相同的n个输入端子组IN₁～IN_n、存储器控制部、以及存储块；在各存储器控制部中设置与交替动作的相数相同的n个故障格式部FLFO₁～FLFO_n和n-1个多路复用器；并且在各存储块中设置与交替动作的相数相同的n个存储体。在低速试验方式时，在所有的输入端子组IN₁～IN_n中分别输入低速故障数据LFAL₁～LFAL_n，在各不良解析存储器单元的存储器控制部中设置与交替动作的相数相同数量的n个故障格式部FLFO₁～FLFO_n，由此来将这些低速故障数据由n-1个多路复用器通过故障格式部FLFO₁～FLFO_n分别存储在各存储块的n个存储体中分别存储低速故障数据LFAL₁～LFAL。
半导体存储器试验装置