“二山拓也”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果21个，建议您升级VIP下载更多相关专利

[发明专利]纤维增强树脂中间材料、纤维增强树脂成形体以及纤维增强树脂中间材料的制造方法-CN201780023420.3有效
发明人：大野秋夫;伊东宏;白银屋司;二山拓也;岩本拓也;井上茂树 -专利权人：株式会社日本制钢所
申请日： 2017-04-14 - 公布日： 2022-01-18 - 主分类号： C08J5/04 文献下载
摘要：根据本发明的纤维增强树脂中间材料通过如下制造：将树脂粉末附着至由增强纤维构成的增强纤维基材的外表面，并加热所得物以使所述树脂粉末在所述增强纤维基材的外表面上熔融，从而形成均源自所述树脂粉末的凹凸并且也形成开口的空隙。
纤维增强树脂中间材料成形以及制造方法

[发明专利]半导体存储装置-CN201711135070.8有效
发明人： 二山拓也;四方刚 -专利权人：东芝存储器株式会社
申请日： 2017-11-16 - 公布日： 2022-01-11 - 主分类号： H01L27/1157 文献下载
摘要：实施方式提供一种能够提高动作可靠性的半导体存储装置。一实施方式的半导体存储装置具备：第1区域(BLK)，包含沿着第1方向(X方向)并排地排列着多条的第1配线(SGD)、将相邻的第1配线(SGD)间分离的第1绝缘膜(SLT2)、及以横跨相邻的第1配线(SGD)间的方式设置的第1柱(MP)；以及第2、第3区域(SLT1)，以在第2方向(Y方向)上将第1区域(BLK)夹在中间的方式定位，且包含第2绝缘膜。第1柱(MP)包含导电层、栅极绝缘膜及电荷累积层。设置在第1区域(BLK)内的第1配线(SGD)的条数为奇数条。
半导体存储装置

[发明专利]半导体存储装置-CN201580082673.9有效
发明人： 二山拓也;白川政信 -专利权人：东芝存储器株式会社
申请日： 2015-11-10 - 公布日： 2021-08-10 - 主分类号： G11C16/06 文献下载
摘要：本发明的实施方式涉及的半导体存储装置具备：第1至第32存储单元；第1至第16位线，连接于第1至第16存储单元；第17至第32位线，连接于第17至第32存储单元；第1字线，连接于第1至第32存储单元的栅极；第1至第16读出放大器，在第1时序判定第1至第16存储单元中读出的数据；以及第17至第32读出放大器，在第2时序判定第17至第32存储单元中读出的数据。第1时序和所述第2时序不同。
半导体存储装置

[发明专利]半导体存储装置-CN202110395832.8在审
发明人： 二山拓也 -专利权人：东芝存储器株式会社
申请日： 2016-01-13 - 公布日： 2021-07-13 - 主分类号： G11C5/02 文献下载
摘要：一实施方式的半导体存储装置具备行解码器及存储单元阵列，所述存储单元阵列具备第1功能块。第1功能块具备：第1区域(CEL)；第2区域(WLHU)，在第1方向(Y方向)上与第1区域(CEL)相邻；及第3区域(CNCT)，连接第1区域(CEL)与第2区域(WLHU)。存储单元阵列还具备：第1绝缘层(730)，填埋第1区域(CEL)与第2区域(WLHU)之间的第1槽(DY)，且与第3区域(CNCT)相接；第1接触插塞(CP12)，设置在第1绝缘层(730)中，且与行解码器电连接；及第1配线层(IC1)，连接选择栅极线(SGD)与第1接触插塞(CP12)。
半导体存储装置

[发明专利]半导体存储装置-CN201680052188.1有效
发明人： 二山拓也 -专利权人：东芝存储器株式会社
申请日： 2016-01-13 - 公布日： 2021-04-30 - 主分类号： H01L21/336 文献下载
摘要：一实施方式的半导体存储装置具备行解码器及存储单元阵列，所述存储单元阵列具备第1功能块。第1功能块具备：第1区域(CEL)；第2区域(WLHU)，在第1方向(Y方向)上与第1区域(CEL)相邻；及第3区域(CNCT)，连接第1区域(CEL)与第2区域(WLHU)。存储单元阵列还具备：第1绝缘层(730)，填埋第1区域(CEL)与第2区域(WLHU)之间的第1槽(DY)，且与第3区域(CNCT)相接；第1接触插塞(CP12)，设置在第1绝缘层(730)中，且与行解码器电连接；及第1配线层(IC1)，连接选择栅极线(SGD)与第1接触插塞(CP12)。
半导体存储装置

[发明专利]纤维强化的树脂基材或树脂成形体的制造方法以及该制造方法中使用的塑化吐出机-CN201810833474.2有效
发明人：大野秋夫;西田正三;伊东宏;二山拓也 -专利权人：株式会社日本制钢所
申请日： 2014-01-21 - 公布日： 2021-04-16 - 主分类号： B29C70/46 文献下载
摘要：本发明提供能够有效地进行热塑性树脂向强化纤维素材的浸渗并且生产率和经济性高的纤维强化的树脂基材、树脂成形体的制造方法以及该制造方法中使用的挤出机。本发明的制造方法为制造使热塑性树脂浸渗于强化纤维素材而得到的纤维强化的树脂基材或树脂成形体的方法，其中，在所述热塑性树脂的熔体上载置所述强化纤维素材并对其进行加压，使所述熔融树脂浸渗于所述强化纤维素材，然后，对浸渗有所述熔融树脂的强化纤维素材进行冷却、固化。
纤维强化树脂基材成形制造方法以及使用塑化吐出

[发明专利]存储系统和数据写入方法-CN201910998824.5在审
发明人：阿部健一;白川政信;吉田瑞穗;二山拓也 -专利权人：东芝存储器株式会社
申请日： 2013-12-18 - 公布日： 2020-02-04 - 主分类号： G11C16/08 文献下载
摘要：实施方式涉及存储系统和数据写入方法。存储系统包括：存储装置，包括设置在半导体基板的上方的第一串单元和第二串单元；和控制器，控制存储装置；第一串单元包括：连接于位线的第一晶体管、连接于源线的第二晶体管、以及在第一晶体管与第二晶体管之间串联连接的多个存储单元；第二串单元包括：连接于位线的第三晶体管、连接于源线的第四晶体管、以及在第三晶体管与第四晶体管之间串联连接的多个存储单元；第一晶体管的栅连接于第一选择线，第三晶体管的栅连接于第二选择线，第一选择线和第二选择线被独立地控制，第一串单元中的多个存储单元包括第一存储单元和第二存储单元，第二串单元中的多个存储单元包括第三存储单元和第四存储单元。
晶体管存储单元选择线存储系统位线源线第二存储单元控制存储装置半导体基板存储装置控制器写入

[发明专利]半导体存储装置-CN201811553464.X在审
发明人： 二山拓也;白川政信 -专利权人：东芝存储器株式会社
申请日： 2018-12-19 - 公布日： 2020-01-31 - 主分类号： G11C11/40 文献下载
摘要：实施方式提供一种更高性能的半导体存储装置。一实施方式的半导体存储装置包含第1半导体、第1及第2字线、第1及第2单元晶体管。第1半导体包含第1部分及第2部分。第1字线与第1半导体的第1部分面对面。第2字线与第1字线的第2部分面对面，与第1字线一起夹着第1半导体，且与第1字线是不同的个体。第1单元晶体管形成于包含第1半导体的第1部分的第1区域，且与第1字线连接。第2单元晶体管形成于包含第1半导体的第2部分的第2区域，且与第2字线连接，并具有第1阈值电压。第1阈值电压比第1电压高，第1电压是在从第1单元晶体管读出数据的期间对第2字线施加的，且第1电压具有零或正的大小。
字线半导体单元晶体管半导体存储装置阈值电压读出数据施加

[发明专利]半导体存储装置-CN201510101093.1有效
发明人：白川政信;二山拓也;细野浩司 -专利权人：东芝存储器株式会社
申请日： 2015-03-06 - 公布日： 2019-12-10 - 主分类号： G11C16/06 文献下载
摘要：实施方式的半导体存储装置具有第1存储单元、与所述第1存储单元相邻的第2存储单元、与所述第1存储单元结合的第1字线、及与所述第2存储单元结合的第2字线。在从所述第1存储单元读出数据时，对所述第1字线施加第1电压、及与所述第1电压不同的第2电压。在对所述第1字线施加所述第1电压的期间，施加于所述第2字线的电压变动第1次数，在对所述第1字线施加所述第2电压的期间，施加于所述第2字线的电压变动与所述第1次数不同的第2次数。
字线存储单元施加电压变动半导体存储装置读出数据

[发明专利]半导体存储装置-CN201380081671.9有效
发明人：阿部健一;白川政信;吉田瑞穗;二山拓也 -专利权人：东芝存储器株式会社
申请日： 2013-12-18 - 公布日： 2019-11-19 - 主分类号： G11C16/02 文献下载
摘要：实施方式的半导体存储装置具备第1至第3页、第1至第3字线、向第1存储单元以及第2存储单元的栅施加电压的行解码器。在数据的写入时，向第1页写入数据，然后向第2页写入数据。行解码器在编程校验动作时，向第1存储单元至第3存储单元的栅施加第1至第3校验电压。
半导体存储装置

[发明专利]半导体存储装置-CN201910110309.9在审
发明人： 二山拓也;白川政信;阿部健一 -专利权人：东芝存储器株式会社
申请日： 2014-09-05 - 公布日： 2019-08-02 - 主分类号： G11C11/56 文献下载
摘要：本发明提供一种能够提高动作性能的半导体存储装置。实施方式的半导体存储装置包括：第一至第四存储单元，积层在半导体基板的上方；第一至第四字线，分别连接于第一至第四存储单元的栅极；以及行解码器112，向第一至第四字线施加电压。行解码器112在向第一存储单元进行写入动作时，向第一字线施加第一编程电压，在向第二存储单元进行写入动作时，向第二字线施加所述第一编程电压，在向第三存储单元进行写入动作时，向第三字线施加第二编程电压，在向第四存储单元进行写入动作时，向第四字线施加所述第二编程电压。第二编程电压比第一编程电压高。
编程电压存储单元字线写入动作半导体存储装置施加行解码器第二存储单元字线施加电压半导体基板积层

[发明专利]半导体存储装置-CN201510555667.2有效
发明人：白川政信;二山拓也;阿部健一 -专利权人：株式会社东芝
申请日： 2015-09-02 - 公布日： 2019-08-02 - 主分类号： G11C16/10 文献下载
摘要：本发明的实施方式提供一种数据的可靠性更高的半导体存储装置。实施方式的半导体存储装置(100)包括存储器单元阵列(111)、多条字线、以及控制电路(120)。存储器单元阵列(111)具备多个存储器串(114)，且多个存储器串(114)的各个具有串联连接的多个存储器单元。多条字线共通连接在多个存储器串(114)。控制电路(120)对包含连接在多条字线的各者的多个存储器单元的页面控制写入动作及读出动作。控制电路(120)对在存储器串(114)流通的单元电流进行测定，且基于单元电流的测定结果修正对字线所施加的写入电压。
存储器串半导体存储装置控制电路字线存储器单元阵列存储器单元单元电流共通连接写入电压写入动作页面控制读出施加修正流通

[发明专利]非易失性半导体存储装置-CN201910159871.0在审
发明人：白川政信;二山拓也;阿部健一;中村宽;米浜敬祐;佐藤敦祥;篠原广;马场康幸;南稔郁 -专利权人：东芝存储器株式会社
申请日： 2014-09-05 - 公布日： 2019-07-23 - 主分类号： G11C11/56 文献下载
摘要：本发明提供一种能够提高动作可靠性的非易失性半导体存储装置。实施方式的非易失性半导体存储装置包括对第一存储单元至第四存储单元统一进行删除动作的控制部，控制部在进行删除动作时，将第一电压施加给第一字线，将比第一电压高的第二电压施加给第二字线，将第三电压施加给第三字线，将比第三电压高的第四电压施加给第四字线，并且所述第三电压比所述第二电压高。
电压施加非易失性半导体存储装置字线存储单元删除动作可靠性电压比统一

[发明专利]非易失性半导体存储装置-CN201410453781.X有效
发明人：白川政信;二山拓也;阿部健一;中村宽;米浜敬祐;佐藤敦祥;篠原广;马场康幸;南稔郁 -专利权人：东芝存储器株式会社
申请日： 2014-09-05 - 公布日： 2019-04-02 - 主分类号： G11C11/56 文献下载
摘要：本发明提供一种能够提高动作可靠性的非易失性半导体存储装置。实施方式的非易失性半导体存储装置包括对第一存储单元至第四存储单元统一进行删除动作的控制部，控制部在进行删除动作时，将第一电压施加给第一字线，将比第一电压高的第二电压施加给第二字线，将第三电压施加给第三字线，将比第三电压高的第四电压施加给第四字线，并且所述第三电压比所述第二电压高。
非易失性半导体存储装置

[发明专利]半导体存储装置-CN201410453093.3有效
发明人： 二山拓也;白川政信;阿部健一 -专利权人：东芝存储器株式会社
申请日： 2014-09-05 - 公布日： 2019-03-08 - 主分类号： G11C16/06 文献下载
摘要：本发明提供一种能够提高动作性能的半导体存储装置。实施方式的半导体存储装置包括：第一至第四存储单元，积层在半导体基板的上方；第一至第四字线，分别连接于第一至第四存储单元的栅极；以及行解码器112，向第一至第四字线施加电压。行解码器112在向第一存储单元进行写入动作时，向第一字线施加第一编程电压，在向第二存储单元进行写入动作时，向第二字线施加所述第一编程电压，在向第三存储单元进行写入动作时，向第三字线施加第二编程电压，在向第四存储单元进行写入动作时，向第四字线施加所述第二编程电压。第二编程电压比第一编程电压高。
半导体存储装置

1
2
下一页»
尾页
共 21 条