“H03L7/06”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果294个，建议您升级VIP下载更多相关专利

[实用新型]一种多路时钟生成电路-CN201922256206.1有效
发明人：夏斐;王渊;邹小波 -专利权人：成都中微达信科技有限公司
申请日： 2019-12-16 - 公布日： 2020-09-22 - 主分类号： H03L7/06 文献下载
摘要：本实用新型公开了一种多路时钟生成电路，至少包括振荡器、频率合成器和时钟输出器，所述多路时钟生成电路还包括时钟处理模块，所述振荡器、所述频率合成器、所述时钟处理模块和所述时钟输出器按照依次级联的方式连接，所述振荡器生成的初始时钟信号传输至所述频率合成器，所述频率合成器生成的差分时钟信号传输至所述时钟处理模块，所述时钟处理模块生成的目标时钟信号传输至所述时钟输出器。
一种时钟生成电路

[发明专利]一种复用处理电路、晶振复用电路以及电视机-CN201911337816.2在审
发明人：易科臣 -专利权人：康佳集团股份有限公司
申请日： 2019-12-23 - 公布日： 2020-04-17 - 主分类号： H03L7/06 文献下载
摘要：本申请涉及一种复用处理电路、晶振复用电路以及电视机，所述复用处理电路包括：射极跟随器电路，与晶振时钟电路连接，用于增强晶振时钟电路的驱动能力；谐振电路，与所述射极跟随器电路连接，用于滤除晶振工作频率外的杂波信号对所述第二芯片的干扰；高频滤波器，与所述谐振电路连接，用于滤除甚高频和超高频的杂波信号；信号匹配模块，与所述高频滤波器连接，用于使时钟信号满足所述第二芯片的要求。通过本申请中的复用处理电路，在不需要芯片具备专门的晶振处理输出功能的情况下，可用单颗晶振的时钟电路同时为多个芯片提供时钟参考信号，降低了电路的成本，同时避免受限于芯片的功能及芯片的供应商，适用范围广。
一种用处电路晶振复用电以及电视机

[其他]用于对准高数据速率时钟和数据恢复解串器的采样实例的系统-CN201790001307.0有效
发明人： R·谢尔;R·D·毕晓普 -专利权人：美国亚德诺半导体公司
申请日： 2017-10-05 - 公布日： 2020-03-20 - 主分类号： H03L7/06 文献下载
摘要：串行数据传输使用不断增加的传输速率。通过使用并行处理串行输入数据的多个独立采样器块，可以增加时间和数据恢复(CDR)解串器的数据传输速率。为此目的，来自各个独立块的时钟输出信号首先使用较低速度的时钟以适当的顺序相互对准，并且随后彼此偏移，使得各种采样器块的采样实例被交错。在对准时钟输出信号之后比较对应于公共输入数据并且由各种采样器件输出的数字化数据字，以校正多个采样器块之间的附加定时未对准。在时钟输出信号对准之后，数字化数据字仅需要一次或最多不对准，因为附加的定时未对准主要是由于随时间基本上不变的路径延迟引起的。
用于对准数据速率时钟恢复解串器采样实例系统

[发明专利]多芯片定时对准共同参考信号-CN201910478455.7在审
发明人：迈克尔·迪恩·沃梅克;简·迈克尔·史蒂文森;理查德·威廉·埃泽尔 -专利权人：凌力尔特科技控股有限责任公司
申请日： 2019-06-03 - 公布日： 2019-12-10 - 主分类号： H03L7/06 文献下载
摘要：本主题技术通过使输出上升边缘与输入上升边缘同时发生来除去锁相环(PLL)中的延迟源。本主题技术使用与输入参考信号路径中相同的电路配置和偏置电路尽可能接近地将沿着输入参考信号路径经历的延迟量复制到PLL。例如，包含复制电路的定时对准电路将补偿延迟添加到负反馈环路信号，以使反馈环路延迟与参考路径延迟相匹配。估计参考信号路径的延迟并将其添加到复制电路中。这两条路径的延迟特性彼此抵消，使得输入参考信号和反馈环路信号的相位在PLL的输入处变为锁相。
延迟反馈环路复制电路上升边缘主题技术负反馈环路参考路径电路配置路径经历偏置电路延迟特性输入处锁相环延迟量抵消匹配对准电路复制输出

[实用新型]一种晶体振荡器的频率自调整电路-CN201920219101.6有效
发明人：宋文磊;陈浩;陈淑娜;郑辉 -专利权人：深圳市安美通科技有限公司
申请日： 2019-02-21 - 公布日： 2019-08-20 - 主分类号： H03L7/06 文献下载
摘要：本实用新型公开了一种晶体振荡器的频率自调整电路，包括RFIC，所述RFIC的XTAL1引脚连接C1，C1的一端接地，RFIC的XTAL2引脚连接C2，C2的一端连接MCU的P0口，C1和C2之间连接有Y1，MCU的P1口、P2口、P3口分别对应连接C3、C4、C5，且C3、C4、C5的一端均连接Y1。该晶体振荡器的频率自调整电路，无需通过人工调整电容的方式，通过内部软件对IO口进行设置，可调晶振电路的匹配电容值，以此达到频率调整的目的。
晶体振荡器自调整电路引脚本实用新型晶振电路内部软件匹配电容频率调整人工调整一端连接接地电容可调

[发明专利]具有次谐波锁定阻止功能的锁相环-CN201480083867.6有效
发明人：罗可欣;芮妍;卢绍永;尹睿;沈煜 -专利权人：美国莱迪思半导体公司
申请日： 2014-10-23 - 公布日： 2019-06-25 - 主分类号： H03L7/06 文献下载
摘要：实施例涉及I型PLL，其通过控制PLL中的一个或多个电容器的充电或放电的定时而不在参考时钟信号的次谐波频率处锁定。I型PLL的相位频率检测器(PFD)可以通过生成清除输出信号来阻止次谐波锁定，以使PLL的回路滤波器的采样电容器仅在采样电容器未被充电的时间段期间放电。例如，PFD可以包括门控元件以控制在其间生成清除输出信号的时间。通过确保采样电容器在其被充电的时间段期间不放电，PLL的压控振荡器被控制为以预期频率而不是以预期频率的次谐波振荡。
具有谐波锁定阻止功能锁相环

[发明专利]共享公共参考的多时钟系统中的采样率转换-CN201480065527.0有效
发明人： R·威诺托 -专利权人：马维尔国际贸易有限公司
申请日： 2014-10-23 - 公布日： 2019-04-16 - 主分类号： H03L7/06 文献下载
摘要：一种方法，包括：基于第一锁相环(PLL)的第一分频比和第二PLL的第二分频比确定参考比，并且基于参考比的倍数的序列将第一离散序列转换成第二离散序列。第一PLL和第二PLL在锁定条件下操作并且共享公共的参考震荡器。一种装置，包括时钟生成器和采样率转换器，时钟生成器包括第一锁相环(PLL)和第二锁相环(PLL)并且被配置成分别生成第一时钟信号和第二时钟信号，采样率转换器被配置成基于参考比的倍数的序列将第一离散序列转换器第二离散序列。参考比基于第一PLL的第一分频比和第二PLL的第二分频比来确定。
共享公共参考多时系统中的采样率转换

[发明专利]一种高线性度的数控相位插值器-CN201610345922.5有效
发明人：廖怀林;杨帆;王润华;郭航燕;刘军华 -专利权人：北京大学
申请日： 2016-05-23 - 公布日： 2019-01-25 - 主分类号： H03L7/06 文献下载
摘要：本发明提供一种高线性度的数控相位插值器，包括：多个相互并联的相位插值单元，接收多相位时钟信号，每一相位插值单元包括三条电路支路；每一所述电路支路接收一时钟信号，或一时钟信号及其差分信号，三个所述时钟信号为一时钟信号和相位差为的两个时钟信号；以及接收同一相位插值电流，并按一定比例输出、合成为一路总电流；一电流偏置阵列，包括一译码器，接收数字控制码并转化为控制信号；该电流偏置阵列连接于所述多个相位插值单元的输入端，通过该控制信号控制产生与所述多个相位插值单元相对应的多个相位插值电流；一负载网络，连接于所述多个相位插值单元的输出端，将每一路总电流加和并转化为一电压信号。
一种线性数控相位插值器

[发明专利]一种量程可调的数字模拟锁相放大系统-CN201810817661.1在审
发明人：唐清茂;钟杰 -专利权人：成都意科科技有限责任公司
申请日： 2018-07-24 - 公布日： 2018-11-06 - 主分类号： H03L7/06 文献下载
摘要：本发明涉及一种量程可调的数字模拟锁相放大系统，包括顺次连接的斩波稳零放大器、程控放大器组、模拟开关、低通滤波器及模数转换器，所述模拟开关还连接有高速比较器，高速比较器连接有移相放大器；该系统还包括控制器，模拟开关、模数转换器及程控放大器组均与所述控制器连接，所述控制器还连接有电脑端。本发明通过设置同相和反相的程控放大器，进行信号正反相增大，利用其放大倍率改变待测信号量程，提高了系统整体的普适性，实用性更强。通过设置移相放大器，提高了系统整体的香味分辨率。通过设置模拟开关，从而减少了系统整体计算量，从而缩短了系统计算时间。
模拟开关程控放大器系统整体高速比较器模数转换器移相放大器量程可调数字模拟锁相放大控制器斩波稳零放大器低通滤波器控制器连接待测信号放大倍率顺次连接系统计算电脑端计算量普适性正反相分辨率反相量程

[发明专利]多相位延迟锁定回路-CN201410603484.9有效
发明人：李天健;郑又文 -专利权人：天钰科技股份有限公司
申请日： 2014-10-31 - 公布日： 2018-11-02 - 主分类号： H03L7/06 文献下载
摘要：一种多相位延迟锁定回路，包括第一延迟锁定回路、时脉边缘合成电路、第二延迟锁定回路、复制延迟电路以及逻辑选择电路。该第一延迟锁定回路将一输入的具有一第一时脉周期的第一时脉信号切分成N个相位延迟单元。时脉边缘合成电路将第一时脉信号当前时脉周期的第一个相位与下一时脉周期的第二个相位之间的信号合成为一第二时脉信号。该第二延迟锁定回路将第二时脉信号的第二时脉周期切分为N个相位延迟单元。逻辑选择电路选择第一延迟锁定回路以及复制延迟电路的时间延迟量。第一延迟锁定回路以第一延迟单元对第一时脉信号进行相应的相位延迟，及该复制延迟电路复制第二延迟单元对第一延迟锁定回路输出的第一时脉信号进行相应的相位延迟。
多相延迟锁定回路

[实用新型]一种量程可调的数字模拟锁相放大系统-CN201821173050.X有效
发明人：唐清茂;钟杰 -专利权人：成都意科科技有限责任公司
申请日： 2018-07-24 - 公布日： 2018-10-26 - 主分类号： H03L7/06 文献下载
摘要：本实用新型涉及一种量程可调的数字模拟锁相放大系统，包括顺次连接的斩波稳零放大器、程控放大器组、模拟开关、低通滤波器及模数转换器，所述模拟开关还连接有高速比较器，高速比较器连接有移相放大器；该系统还包括控制器，模拟开关、模数转换器及程控放大器组均与所述控制器连接，所述控制器还连接有电脑端。本实用新型通过设置同相和反相的程控放大器，进行信号正反相增大，利用其放大倍率改变待测信号量程，提高了系统整体的普适性，实用性更强。通过设置移相放大器，提高了系统整体的香味分辨率。通过设置模拟开关，从而减少了系统整体计算量，从而缩短了系统计算时间。
模拟开关程控放大器系统整体本实用新型高速比较器模数转换器移相放大器量程可调数字模拟锁相放大控制器斩波稳零放大器低通滤波器控制器连接待测信号放大倍率顺次连接系统计算电脑端计算量普适性正反相分辨率反相量程

[发明专利]使用FIR滤波器对固定模式抖动的抑制-CN201480037938.9有效
发明人：马丁·A·马林森 -专利权人： ESS技术有限公司
申请日： 2014-07-01 - 公布日： 2018-10-19 - 主分类号： H03L7/06 文献下载
摘要：公开了用于补偿固定模式抖动的FIR滤波器和构建FIR滤波器的方法。在一个实施方式中，FIR滤波器利用FIR滤波器的系数对具有期望频率分量1的信号进行滤波，该FIR滤波器被选择使得滤波器等效于以下两个组合的FIR滤波器：一个FIR滤波器在滤波器的输出峰频率处具有期望频率；以及第二FIR滤波器，在该第二FIR滤波器中信号被延迟了一段时间，该时间等于期望从输出信号中去除的不同频率的周期的一半。
使用 fir 滤波器固定模式抖动抑制

[发明专利]时脉信号处理系统及其方法-CN201710149395.5在审
发明人：苏明堂 -专利权人：芯籁半导体股份有限公司
申请日： 2017-03-14 - 公布日： 2018-09-25 - 主分类号： H03L7/06 文献下载
摘要：一种时脉信号处理系统及其方法，应用于通用串行总线USB音频同步模式(synchronous mode)声音时脉重建的环境中，利用本发明的时脉信号处理系统以进行时脉信号处理方法时，首先，利用第一级锁相回路PLL(Phase‑Locked Loops)将所输入的通用串行总线USB信息帧起始位SOF(SOF,Start Of Frame)频率予以提升，提供时脉同步，并输出至第二级锁相回路；接着，利用第二级锁相回路PLL降低第一级锁相回路的输出的时脉抖动(Timing Jitter)并将其时脉抖动予以降低到20ps以下。
时脉锁相回路信号处理系统通用串行总线USB 第一级抖动时脉同步信号处理音频同步输出起始位信息帧重建应用

[发明专利]相位同步电路、RF前端电路、无线收发电路、便携式无线通信终端装置-CN201680073757.0在审
发明人：森荣真一 -专利权人： RF电子回路股份有限公司
申请日： 2016-12-15 - 公布日： 2018-08-21 - 主分类号： H03L7/06 文献下载
摘要：本发明提供一种在输入信号的频率变得不稳定的情况下也能够使它稳定化的相位同步电路。一种相位同步电路(12)，对振荡器的输出信号(LSraw)的频率和预先规定的目标频率的误差进行修正，其特征在于具备：ADC(121)，进行输出信号(LSraw)的A/D转换；基准频率输出机构(123)，输出基准频率信号(Sref)；误差频率检测机构(122a)，接收经A/D转换的输出信号(LSraw)和基准频率信号(Sref)的输入，并算出输出信号(LSraw)的频率和所述目标频率的误差；修正用信号生成机构(122b)，基于所述误差，生成误差修正用信号(LSerr)；DAC(124)，进行误差修正用信号(LSerr)的D/A转换；以及乘法器(125)，将输出信号(LSraw)和经D/A转换的误差修正用信号(LSerr)相乘。
输出信号相位同步电路误差修正基准频率信号目标频率便携式无线通信终端相乘无线收发电路信号生成机构修正基准频率输出机构误差频率乘法器稳定化振荡器输出

[发明专利]发射器的频率校准-CN201480079305.4有效
发明人：马歇尔·王;谢妙星 -专利权人：赛普拉斯半导体公司
申请日： 2014-12-18 - 公布日： 2018-06-05 - 主分类号： H03L7/06 文献下载
摘要：公开了用于实现频率校准电路的系统、方法和设备。设备可包括数据源，其被配置为基于第一数据值生成第一数据信号和基于第二数据值生成第二数据信号。设备可包括增益控制电路，其被配置为接收来自数据源的第一数据信号和第二数据信号，并且该设备生成第一修改的数据信号和第二修改的数据信号。设备可包括振荡器电路，其被配置为至少部分地基于第一修改的数据信号和第二修改的数据信号生成第一输出信号和第二输出信号。设备可包括校准电路，其被配置为基于第一输出信号和第二输出信号确定调整值，并且还被配置为基于所确定的调整值改变增益控制电路的增益。
数据信号第一数据输出信号配置增益控制电路数据源频率校准电路输出信号确定方法和设备振荡器电路频率校准设备生成校准电路发射器