“西格马尔·克佩”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]存储可靠性验证技术-CN201210177349.3有效
发明人：乔尔·哈特施;卡尔·霍夫曼;彼得·胡贝尔;西格马尔·克佩 -专利权人：英飞凌科技股份有限公司
申请日： 2012-05-31 - 公布日： 2012-12-05 - 主分类号： G11C29/12 文献下载
摘要：本公开的一些实施方式涉及用于半导体存储器的改良的可靠性验证技术。并非仅通过判定存储单元在正常的读/写条件下是否准确存储“1”或“0”来执行BIST测试，本发明的各方面涉及测试单元的读和/或写裕量的BIST测试。在BIST测试期间，读和/或写裕量可以是递增加强直到针对该单元确定故障点。以这种方式，可以识别阵列中的“弱”存储单元，并且如果必要的话可以采取适当的动作来处理这些弱单元。
存储可靠性验证技术

[发明专利]改进的延时电路及时间数字转换器-CN200810084097.3有效
发明人：斯特凡·亨茨勒;西格马尔·克佩;多米尼克·洛伦茨 -专利权人：英飞凌科技股份公司
申请日： 2008-03-26 - 公布日： 2008-10-01 - 主分类号： H03K5/14 文献下载
摘要：本发明公开了一种延时电路，该延时电路包括延时线，该延时线包括第一延迟电路和下游连接的至少一个第二延迟电路。插值电路用于产生通过在延迟线中被延迟的连续信号而得到的中间信号。
改进延时电路时间数字转换器

[发明专利]脉冲静态触发器-CN200610156777.2有效
发明人： 西格马尔·克佩;克里斯汀·帕齐;卡尔·载普 -专利权人：印芬龙科技股份有限公司
申请日： 2006-12-27 - 公布日： 2007-07-04 - 主分类号： H03K3/353 文献下载
摘要：一种脉冲静态触发器(1)，用于存储逻辑信号(/D1)的逻辑状态，所述触发器具有：第一逻辑器件(6)，对逻辑信号(/D1)与脉冲信号(PULSE)进行逻辑组合，并输出置位信号(/SET)；第二逻辑器件(7)，对逻辑输入信号(/D)与互补脉冲信号(/PULSE)进行逻辑组合，并输出复位信号(/RES)；锁存器器件(14)，具有用于保持逻辑保持电平的存储装置(17，18，19)，由所述置位信号(/SET)控制的第一推挽式晶体管(15)能够将所述保持电平设置为第一逻辑电平(VDD)，由所述复位信号(/RES)控制的第二推挽式晶体管(16)能够将所述保持电平设置为第二逻辑电平(VSS)，所述保持电平能够作为所述逻辑信号(/D1)的已存储逻辑状态被送出。
脉冲静态触发器

[发明专利]逐位进位加法器-CN200480003578.7有效
发明人：马克·贝纳尔;若埃尔·哈彻;温弗里德·坎普;西格马尔·克佩 -专利权人：印芬龙科技股份有限公司
申请日： 2004-01-29 - 公布日： 2006-03-15 - 主分类号： G06F7/50 文献下载
摘要：本发明涉及一种逐位进位加法器(10)，包括三个第一输入(i0，i1，i2)，用于提供求和的有相同有效位2ⁿ的三个输入比特(i0，i1，i2)；两个第二输入(ci1，ci2)，用于提供同样要求和的有相同有效位2ⁿ的两个转移/进位比特(ci1，ci2)；输出(s)，用于输出计算的有相同有效位2ⁿ的总和比特(s_n)；两个输出(co1，co2)，用于输出两个计算的高于总和比特(s_n)有效位2ⁿ的有相同有效位2ⁿ⁺¹的转移/进位比特(co1，co2)。
进位加法器