“H03K23/66”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果90个，建议您升级VIP下载更多相关专利

[发明专利]一种任意整数分频器-CN201710548614.7在审
发明人：于绍友 -专利权人：安徽爱科森齐微电子科技有限公司
申请日： 2017-07-07 - 公布日： 2019-01-15 - 主分类号： H03K23/66 文献下载
摘要：本发明是一种任意整数分频器，包括多个分频器模块，所述多个分频器模块结构相同，前一个分频器模块的端口C1连接后一个分频器模块的端口Q_c2，前一个分频器模块的端口Q₁连接后一个分频器模块的端口CLK2，前一个分频器模块1的端口连接后一个分频器模块2的端口本发明电路实现简单，具有规律性。
分频器模块整数分频器电路实现端口连接规律性

[发明专利]单相时钟分频器电路和锁相环电路-CN201710370989.9在审
发明人：薛盘斗 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-05-23 - 公布日： 2018-12-07 - 主分类号： H03K23/66 文献下载
摘要：一种单相时钟分频器电路和锁相环电路，所述单相时钟分频器电路包括：第一触发器和第二触发器和分频控制单元；第一触发器和第二触发器互为前级输出单元；所述第二触发器的输出时钟信号作为所述单相时钟分频器电路的输出端；所述分频控制单元，包括第七NMOS管和第八NMOS管；所述第七NMOS管的栅端与所述第一触发器的反相输出时钟信号耦接；所述第七NMOS管的源端与所述第八NMOS管的漏端耦接；所述第七NMOS管的漏端与所述第二触发器耦接；所述第八NMOS管的栅端与所述控制信号耦接；所述第八NMOS管的源端与地线耦接。上述的方案，可以简化单相时钟分频器电路的结构，并降低功耗。
分频器电路单相时钟耦接第二触发器第一触发器输出时钟信号锁相环电路分频漏端源端栅端降低功耗控制信号输出单元输出端地线反相前级

[发明专利]一种整数分频电路及高性能数据通路电路-CN201810695155.X在审
发明人：张启晨 -专利权人：南京中感微电子有限公司
申请日： 2018-06-29 - 公布日： 2018-12-07 - 主分类号： H03K23/66 文献下载
摘要：本发明提供一种整数分频电路及高性能数据通路电路，所述整数分频电路用于对基准信号进行分频以产生分频信号，其包括依次串联的M个寄存器，所述M个寄存器依次为第一寄存器至第M寄存器，每个所述寄存器的时钟端均与所述基准信号相连，所述整数分频电路的整数分频比例为N，依次串联的第一寄存器至第N寄存器中，第一寄存器的输入端与第N寄存器的输出端相连，以使得第一寄存器至第N寄存器形成环路移位寄存电路，在初始化或者调整占空比时将所述环路移位寄存电路中的每个寄存器的输出端设置为预定初始值，以设置所述分频信号的占空比，其中，0＜N≤M，且M和N均为大于1的正整数。与现有技术相比，本发明不仅可以对基准信号进行整数分频，而且电路设计更简便。
寄存器整数分频基准信号电路高性能数据分频信号寄存电路通路电路依次串联移位输出端相连电路设计初始化时钟端输出端输入端占空比正整数分频

[发明专利]一种多模可编程分频器-CN201310138544.X有效
发明人：易律凡;彭关超;刘永才;谢豪律;周栋梁 -专利权人：南京中兴软件有限责任公司
申请日： 2013-04-19 - 公布日： 2018-09-28 - 主分类号： H03K23/66 文献下载
摘要：本发明公开一种多模可编程分频器，包括：级联的2/3分频单元，不带分频比扩展位和带该扩展位的单元数分别为Ne和n‑Ne；实时功耗控制电路，由n‑Ne‑1级两输入与门组成，第n级分频单元的分频比控制位的反向信号连接第n级分频单元的电源控制位，该反向信号、以及第n‑1级分频单元的分频比控制位的反向信号连接第n级与门的输入端，第n级与门的输出端连接第n‑1级分频单元的电源控制位，与第n‑2级分频单元的分频比控制位的反向信号对应连接到第n‑1级与门的输入端；依此类推，直至第n‑Ne级分频单元和第n‑Ne‑1级与门；电源开关控制晶体管，其漏极连接带扩展位的分频单元的电源端，源极连接供电电源，栅极连接带扩展位的分频单元的电源控制位。本发明能避免分频器功耗浪费。
一种可编程分频器

[发明专利]一种任意整数倍数分频器-CN201810239475.4在审
发明人：徐代果;胡刚毅;李儒章;王健安;陈光炳;付东兵;徐世六;冯治华 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2018-03-22 - 公布日： 2018-08-31 - 主分类号： H03K23/66 文献下载
摘要：本发明提供一种任意整数倍数分频器，包括多个D触发器，所述多个D触发器之间依次连接，形成串联结构，所述多个D触发器包括一个或多个结构相同的从触发器，以及处于串联结构起始端的首触发器；通过调整所述从触发器的数量，完成对信号的任意整数倍的分频处理；本发明仅仅通过多个D触发器的串联而成，结构非常简单，并且可以通过增加或者减少D触发器的数量，任意调节分频的倍数，与传统结构相比，本发明中的任意倍数分频器结构，在满足结构简单的基础上，大大提高了分频器的复用性和灵活性，丰富了模数电路混合设计，促进了集成电路制造技术的水平的提高。
触发器分频器串联结构集成电路制造技术分频器结构传统结构分频处理模数电路任意调节依次连接复用性整数倍分频串联

[发明专利]一种10N进制减法计数电路及芯片-CN201710562258.4有效
发明人：蔡荣怀;曹进伟;吴小平;乔世成;陈孟邦;黄国华 -专利权人：宗仁科技（平潭）有限公司
申请日： 2017-07-11 - 公布日： 2018-08-10 - 主分类号： H03K23/66 文献下载
摘要：本发明适用于集成电路技术领域，提供了一种10N进制减法计数电路及芯片。本发明中，10N进制减法计数电路通过采用成本较低的反相模块、第一分频计数模块及第二分频计数模块代替微控制器；反相模块将脉冲信号进行反相并生成反相脉冲信号；第一分频计数模块根据脉冲信号和反相脉冲信号执行从数值9至数值0的循环减计数，并输出相应的二进制编码的个位减计数结果；第二分频计数模块根据个位减计数结果执行从数值N‑1至数值0的循环减计数，并输出相应的二进制编码的十位减计数结果。该10N进制减法计数电路通过反相模块、第一分频计数模块及第二分频计数模块实现，成本低。
一种 10 减法计数电路芯片

[发明专利]高速分频器及使用高速分频器的锁相环路-CN201510703114.7有效
发明人：卡西克·苏布拉杰;丹亚·K -专利权人：德州仪器公司
申请日： 2011-08-09 - 公布日： 2018-07-27 - 主分类号： H03K23/66 文献下载
摘要：本发明涉及高速分频器及使用高速分频器的锁相环路。一种分频器(200)包括最低有效LS级(220)、多个经级联除法器级(230‑1到230‑N)及输出级(210)。所述LS级(220)接收输入信号(201)、程序位及第一模式信号，且产生第一经分频信号及输出模式信号。所述多个除法器级(230‑1到230‑N)中的每一者将紧邻的前一级的输出的频率除以由对应程序位及对应模式信号指定的值。所述多个除法器级中的第一除法器级(230‑1)经耦合以接收所述第一经分频信号且产生所述第一模式信号。所述输出级(210)接收所述输出模式信号及控制信号，且在所述控制信号处于1逻辑电平的情况下通过将所述输出模式信号的频率除以2来产生输出信号(299)。否则，所述输出级在不分频的情况下转发所述输出模式信号。
高速分频器使用环路

[发明专利]一种多路时钟缓冲器-CN201310495994.4有效
发明人：陈志坚;胡胜发 -专利权人：安凯(广州）微电子技术有限公司
申请日： 2013-10-21 - 公布日： 2018-05-29 - 主分类号： H03K23/66 文献下载
摘要：本发明属于时钟电路技术领域，提供了一种多路时钟缓冲器。本发明提供的多路时钟缓冲器包括主缓冲单元和n个时钟分频电路，且其中一个时钟分频电路只对时钟信号进行缓冲处理后输出，其余n‑1个时钟分频电路由其所包含的分频单元分别按照预设的分频系数对时钟信号进行分频处理，且n个时钟分频电路中的每个时钟分频电路均包含有开关单元和缓冲单元，开关单元可根据开关控制信号控制每个时钟分频电路的通断，从而使多路时钟缓冲器能够同时驱动多个负载，且能够根据开关控制信号选通一个或多个时钟分频电路，并对时钟信号进行分频处理，以实现为一个或多个对时钟频率要求不同的负载提供时钟信号。
时钟分频电路时钟缓冲器时钟信号多路开关控制信号分频处理开关单元主缓冲单元多个负载分频单元分频系数缓冲处理缓冲单元时钟电路时钟频率通断选通预设驱动输出

[实用新型]一种10N进制减法计数电路及芯片-CN201720836982.7有效
发明人：蔡荣怀;曹进伟;吴小平;乔世成;陈孟邦;黄国华 -专利权人：宗仁科技（平潭）有限公司
申请日： 2017-07-11 - 公布日： 2018-04-10 - 主分类号： H03K23/66 文献下载
摘要：本实用新型适用于集成电路技术领域，提供了一种10N进制减法计数电路及芯片。本实用新型中，10N进制减法计数电路通过采用成本较低的反相模块、第一分频计数模块及第二分频计数模块代替微控制器；反相模块将脉冲信号进行反相并生成反相脉冲信号；第一分频计数模块根据脉冲信号和反相脉冲信号执行从数值9至数值0的循环减计数，并输出相应的二进制编码的个位减计数结果；第二分频计数模块根据个位减计数结果执行从数值N‑1至数值0的循环减计数，并输出相应的二进制编码的十位减计数结果。该10N进制减法计数电路通过反相模块、第一分频计数模块及第二分频计数模块实现，成本低。
一种 10 减法计数电路芯片

[发明专利]具有改进的2/3分频级的宽范围无故障地可切换时钟分频器-CN201710707712.0在审
发明人：布里安·G·德罗斯特 -专利权人：硅谷实验室公司
申请日： 2017-08-17 - 公布日： 2018-03-06 - 主分类号： H03K23/66 文献下载
摘要：本发明公开了一种分频器，其包括2/3分频器级，所述2/3分频器级可以被关闭而不需要切换以延长分频器的分频范围，同时也减少了分频器输出的杂噪影响，并保留了时序裕度以无故障地更新分频比。2/3分频器级响应于被解除有效的输入使能信号，以及响应于被有效的模数输入信号以保持在禁用状态，其中分频器级确保在分频器级中的存储元件输出保持不变,从而无须切换。分频器还使用保持使能的最下游级的输出来选择分频器的分频比的更新时钟。
具有改进分频范围故障切换时钟分频器

[发明专利]一种分频电路及其控制方法-CN201510199882.3有效
发明人：陈康 -专利权人：福州大学
申请日： 2015-04-25 - 公布日： 2017-10-20 - 主分类号： H03K23/66 文献下载
摘要：本发明涉及一种新型低成本分频电路及其控制方法，该电路中分频输入电路分别与第一计数电路和计数置位电路相连；第一计数电路还与第二计数电路、第一比较电路、第一阈值输入电路以及计数置位电路相连；第二计数电路还与计数置位电路、第二阈值输入电路、第二比较电路相连；第一比较电路还与第一阈值电路和第二比较电路相连；第二阈值输入电路与第二比较电路相连；第二比较电路还与计数置位电路相连。该方法通过设置两个阈值，并结合比较器和计数器的输出输入特性，实现分频。本发明所提出一种新型低成本分频电路及其控制方法，实现了分频倍数可以设置为任何整数，而且仅通过改动拨码开关即可实现，不需要做任何硬件电路的修改，简单高效。
一种新型低成本分频电路及其控制方法

[发明专利]一种T触发器及使用该T触发器的分频器-CN201410474879.3有效
发明人：吕坚;阙隆成;牛润梅;刘慧芳;周云 -专利权人：电子科技大学
申请日： 2014-09-18 - 公布日： 2017-04-05 - 主分类号： H03K23/66 文献下载
摘要：本发明实施例公开了一种T触发器和使用该T触发器的分频器，该T触发器包括四个传输门和三个反相器，四个传输门分别用两组相反的控制信号控制。本发明的实施例的T触发器可以由传统的16对MOS管减少为7对MOS管，从而大大减小了T触发器的占位面积。而且，分频器包括多个T触发器，并且前一级T触发器的输出端Q与QB分别接到下一级T触发器时钟输入端口CKB与CK，可以较易实现单时钟沿触发分频器。
一种触发器使用分频器

[发明专利]波特率生成方法、波特率发生器及通信设备-CN201410418225.9有效
发明人：黎永健 -专利权人：深圳芯邦科技股份有限公司
申请日： 2014-08-22 - 公布日： 2017-04-05 - 主分类号： H03K23/66 文献下载
摘要：本发明实施例公开了一种波特率发生器，应用于通信设备，包括与所述通信设备的系统内部时钟相连接，用于产生一个通信比特的持续时间的波特率计数器；在波特率计数器的计数结果达到预设阈值时，生成波特率时钟信号的波特率时钟信号生成模块；在波特率计数器的计数结果达到预设阈值时，进行计数累加的ETU计数器；依据ETU计数器的计数结果对波特率计数器加载初值的初值加载模块，其中，初值为0或1。本申请实施例提供的波特率发生器，通过对波特率计数器设置不同的初值实现小数分频，缩小了通信双方的波特率误差，满足更高的通信速率需求。本申请实施例还提供一种波特率生成方法及通信设备。
波特率生成方法发生器通信设备

[发明专利]一种小数分频器-CN201410410175.X有效
发明人：严皓;周阳阳;秦鹏;周健军 -专利权人：上海交通大学
申请日： 2014-08-20 - 公布日： 2017-03-15 - 主分类号： H03K23/66 文献下载
摘要：本发明提供一种小数分频器，包括产生控制信号的控制器、受所述控制器控制完成小数部分分频的相位内插器、对所述相位内插器输出信号整形的缓冲器以及连接于所述缓冲器实现整数部分分频的整数分频器。本发明的既可用于数字锁相环系统中，也可用于模拟锁相环系统中，避免了难于设计的基于TDC的数字锁相环系统，极大地简化了全数字锁相环系统的设计；避免了Δ‑Σ调制器所产生的量化噪声，可以极大改善系统的量化噪声，优化系统性能。同时，相位内插器在设计过程中不需要额外的电路补偿，因此设计简单；而控制器逻辑简单，可通过Verilog代码实现，可重用性非常好。
一种小数分频器

[实用新型]一种梳状谱信号发生器-CN201620257451.8有效
发明人：梁观胜;柯礼 -专利权人：珠海立飞技术服务有限公司
申请日： 2016-03-30 - 公布日： 2016-08-24 - 主分类号： H03K23/66 文献下载
摘要：本实用新型公开了一种梳状谱信号发生器，其中，包括：用以产生信号的频率发生器；与该频率发生器电性连接并将接收的信号进行二、四、八、十六分频的分频器；宽带开关，所述宽带开关与分频器连接，经分频器分频后的信号经宽带开关选择后传送至梳状谱信号发生器输出端；以及，用以与频率发生器及分频器分别电性连接以供电的电源模块。本实用新型提供了一种频率间隔可调的梳状谱信号发生器，实现不同谱线间隔的梳状谱输出，不仅频率稳定，功耗低，成本低，而且可作为比对样广泛应用于电磁兼容比对测试，产品研发过程中验证机箱的屏蔽性能好。
一种梳状谱信号发生器