[发明专利]半导体器件及其制造方法

说明书

本发明涉及半导体器件及其制造方法，特别涉及配有用于连接多层布线的上层和下层的连接栓塞的半导体器件及其制造方法。

在有多层布线的半导体器件中，在连接上层和下层布线的部分中，通常形成栓塞。以往的栓塞制作方法是在形成如图21所示的下层布线图形223后，叠置层间绝缘膜211，通过通常的曝光法和各向异性腐蚀开口直至下层布线的通孔221，通过化学汽相法等在通孔221内形成埋入钨、铝等金属的栓塞224。

在该方法中，在通孔221开口的曝光工序中，当相对于下层布线图形223发生位置错位时，在开口如图24所示的通孔221的各向异性腐蚀时，腐蚀直至布线图形223的下层绝缘膜202和下层布线或Si基片201，成为发生布线短路等缺陷的原因。因此，以往相对于与通孔连接的布线部分的刻度错位维持较宽的余量。但是，在近年来微细化的半导体集成电路器件中，为了使布线图形高集成化，有消除相对于与布线图形的通孔接触部分的刻度错位余量的倾向。此外，在特开平7-326670号公报中披露了特别是以使布线间电容的降低为目的，在布线间设有空洞的结构，但这种情况下，对于如图23所示的刻度错位，在连结通孔221和形成在布线间的空洞230，在栓塞的埋入上采用化学汽相法时，埋入材料埋入布线间的空洞230前，存在因埋入不良产生断线和短路。

在特开昭60-198846号公报中披露了防止因这种刻度错位造成不良的连接栓塞的形成方法。在该例中，叠置如图25、图26所示的由铝构成的布线金属层304后，连接的叠置钨层306，利用通常的曝光法和各向异性腐蚀形成布线图形323。接着，再次曝光在其上使用的光刻胶，仅残留栓塞部的光刻胶310，通过钨的有选择的各向异性腐蚀形成栓塞324。按照该方法，不会发生因下层布线图形和栓塞图形曝光时的刻度错位造成的不良，使进行下层布线和上层布线连接的栓塞的形成成为可能。

但是，如该例所示，在栓塞上使用钨、钼和钛等的方法中，栓塞部分的电阻变大，特别是如果作为微细的栓塞，那么会成为电路动作的高速化的障碍。此外，在这种结构中，与布线材料和栓塞材料都使用铝的情况相比，抗电迁移性也变得劣化。

本发明的目的在于提供改善上述以往技术的缺点，特别是在低电阻下带有可靠性高的高密度多层布线的半导体器件和其制造方法。本发明的另一目的在于提供使布线图形间的电容小的半导体器件和其制造方法。

为了实现上述目的，本发明基本上采用如下所述的技术结构。

也就是说，本发明的半导体器件的第一方案是：

在半导体器件中，其中形成至少两层以上的铝布线层，用连接栓塞连接上层布线层和下层布线层，

用铝或铝合金形成所述连接栓塞，在所述连接栓塞的侧壁上形成氧化层。

此外，第二方案是：

在半导体器件中，在覆盖布线间的绝缘膜内形成用于降低布线间电容的气隙，

在叠置所述绝缘膜时，叠置部分剖面的纵横比至少在1.5以上。

此外，第三方案是：

在半导体器件中，在覆盖布线间的绝缘膜内形成用于降低布线间电容的气隙，

在所述布线上沿该布线形成绝缘膜，并且，所述绝缘膜的膜厚为所述铝膜膜厚的30％至60％。

此外，本发明半导体器件的制造方法的第一方案的特征在于：

在该半导体器件中形成至少两层以上的布线层，用连接栓塞连接上层布线层和下层布线层，

在形成所述连接栓塞后，按自对准形成所述下层布线和所述连接栓塞的接合。

此外，第二方案的特征在于：

在该半导体器件中形成至少两层以上的多层布线，该方法包括：

第一工序，形成覆盖半导体基片上的第一绝缘膜，

第二工序，在所述第一绝缘膜上叠置由高熔点金属或其化合物构成的第一金属层，

第三工序，在所述第一金属层上叠置由铝或铝合金构成的第二金属层，

第四工序，在所述第二金属层上叠置第三金属层，

第五工序，在所述第三金属层上叠置由铝或铝合金构成的第四金属层，

第六工序，在所述第四金属层上叠置第五金属层，

第七工序，在所述第五金属层上叠置第二绝缘膜，

第八工序，在所述第二绝缘膜上形成光刻胶图形，利用该光刻胶图形构图所述第二绝缘膜，

第九工序，以所述已构图的第二绝缘膜作掩模，腐蚀连接栓塞部分以外的所述第五金属层和第四金属层，形成使第三金属层露出的连接栓塞，

第十工序，氧化已构图的所述第四金属层的侧壁，

第十一工序，形成用于大致覆盖所述第四金属层的期望布线图形的光刻胶图形，