[发明专利]一种具有自适应特性的帧同步虚拟信道分接器

权利要求书

1、一种帧同步虚拟信道分接器，其特征在于：该帧同步虚拟信道分接器包括帧同步容错控制电路(1)、锁相控制器(2)、帧保护电路(3)、解扰码电路(4)、帧分路电路(5)、同步保护窗控制器(6)和纠错电路(7)，其中：

当信号输入帧同步容错控制电路(1)后，该帧同步容错控制电路(1)寻找同步标志，将同步标志输入至锁相控制器(2)，调整锁相相位，锁相控制器(2)的输出作为帧同步容错控制电路(1)的时序发生器，分别为帧保护电路(3)、解扰码电路(4)、帧分路电路(5)和同步保护窗控制器(6)提供控制时序，帧同步容错控制电路(1)输出的同步标志记录在帧保护电路(3)中，当满足帧同步条件时帧保护电路(3)打开控制门，信号输入至解扰码电路(4)，该信号依次经解扰码电路(4)、纠错电路(7)、帧分路电路(5)后生成高速、中速和低速数据。当帧同步后同步保护窗控制器(6)输出保护范围至帧同步容错控制电路(1)，控制帧同步容错工作范围。

2、一种如权利要求1所述的帧同步虚拟信道分接器，其特征在于：当不需要自适应模式状态时，由设置参数接口(8)分别向帧同步容错控制电路(1)、帧保护电路(3)、同步保护窗控制器(6)设置帧同步容错位数、帧保护时间及帧同步保护窗口宽度参数。

3、一种如权利要求1所述的帧同步虚拟信道分接器，其特征在于：它还包括一个连接低速数据信号与对该信号进行工程参数实时显示的计算机实时分包处理系统的低速数据接口(9)。

4、一种如权利要求1所述的帧同步虚拟信道分接器，其特征在于：。该分接器包括的帧同步容错控制电路(1)、锁相控制器(2)、帧保护电路(3)、解扰码电路(4)、帧分路电路(5)、同步保护窗控制器(6)是利用一片大规模可编程逻辑器件FPGA实现的。