[发明专利]延迟时间测定方法及延迟时间测定用脉冲发生装置

说明书

本发明涉及一种适用于测定在具有多个信号路径的装置中的各信号路径中传送的信号的延迟时间时的延迟时间测定方法，尤其涉及一种使各信号路径处于与实际工作状态完全相同的状态或与其相近的状态而测定该信号路径的延迟实际的延迟时间测定方法及为实施该方法而使用的延迟时间测定用脉冲发生装置。

在例如对各种半导体集成电路(以下称为IC)进行试验的IC试验装置(称为IC测试器)中，向接受试验的IC(被试验IC)的各输入端子加规定模式的试验信号，并将其响应输出信号同期望值信号比较，每当两信号不一致时产生不良(FAIL)信号，基于产生的不良信号判断被试验IC是否为次品。因此，在IC试验装置上设有至少与被试验IC的输入端子的数目相同的试验信号的供给路径，即信号路径。IC试验装置具有可同时实施对16个、32个、64个等多个被试验IC的试验的结构，可在短时间内对大量的IC进行试验。所以，实际上在IC试验装置中设有数百个通道的信号路径。

但是，提供给被试验IC的各输入端子的规定的模式的试验信号的相位，需要根据试验目的调整为所期望的相位。为此，各试验信号的信号路径中的延迟时间必须以已知值提供。并且，要求最好是所有试验信号的信号路径具有一致的延迟时间(是相同的)。因此，与从前相比，在IC试验装置领域定期地进行着对各试验信号供给路径的延迟时间的测定、并基于测定结果消除延迟时间的误差而成为相同延迟时间的调整作业。

不仅仅限于IC试验装置，在具有通过多个信号路径的每个路径而向后级的电路或元件(部件)通过例如时钟信号等的信号(脉冲)的结构的电子装置或集成电路中，或在对同样具有多个信号路径的IC之外的其它电子部件或元件进行试验的试验装置或各种测定装置中，也需要进行测定在各信号路径中传送的信号的延迟时间、并基于测定结果消除延迟时间的误差而成为相同延迟时间的调整作业，或使信号以规定的相位提供给后级的电路或元件的调整延迟时间的作业。

如此地，消除各信号路径的延迟时间的误差而调整为相同延迟时间的作业或调整延迟时间以便按规定的相位提供信号的作业，一般被称为斜调整。

参照图3说明现有的延迟时间测定方法的一个实施例。图3表示将为实施该延迟时间测定方法而使用的延迟时间测定装置20连接在一个信号路径10上的电路结构。通常，各信号路径10是由串联多个逻辑元件的信号通路11和插入于所述信号一路中的可变延迟器12构成。可变延迟器12是为调整信号路径10的延迟时间而设置的。在各种测定装置中，所述信号路径10可看作是例如从时标信号产生部向被测定装置提供时钟信号(时标信号)的多个信号路径中的一个。并且，在IC试验装置中，可看作是从模式发生器向被试验IC提供规定模式的试验信号的多个信号路径中的一个。

为测定信号路径10的延迟时间将延迟时间测定装置20连接到信号路径10的输入端14。信号路径10的输出端13通过连接通路21连接到延迟时间测定装置20上，形成如下的回路：信号路径10→其输出端13→连接通路21→延迟时间测定装置20→信号路径10的输入端14。延迟时间测定装置20由向信号路径10提供回路振荡用开始脉冲ST的开始脉冲发生器22和测量在所述回路中传送的脉冲的周期的计数器23构成。

下面说明延迟时间测定方法。若从开始脉冲发生器22向信号路径10的输入端14输入一个开始脉冲ST，则经过由信号路径10产生的延迟时间τ秒钟后，所述开始脉冲ST被输出给输出端13。若连接通路2 1的延迟时间与信号路径10的延迟时间相比较为充分小而可忽略，则τ秒钟后，在信号路径10传送的脉冲会被反馈给输入端14。被反馈的脉冲又经过τ秒钟后输出至信号路径10的输出端13，再反馈给输入端14。如图4所示，包含信号路径10的回路通过如此的反复，成为周期为信号路径10具有的延迟时间τ的回路振荡状态。计数器23测量回路振荡信号P_LO的周期并求出信号路径10的延迟时间τ。

在所述现有的延迟时间测定方法中，若信号路径10的延迟时间τ较短且回路振荡信号P_LO的频率近似于信号路径10的实际工作(以下称为实工作)时的频率，则能够测定与实工作时信号路径的延迟时间最相近的延迟时间。但是，由于最近倾向于要求小型化和低消耗功率化，因此在各种测定装置、试验装置等的电路中倾向于使用MOS结构的IC(MOS·IC)、尤其是CMOS(相补型MOS)结构的IC。由于CMOS结构的IC消耗功率很小且可实现高集成度，因此具有可实现小型化的优点。