[发明专利]自举电容的充电的电路

说明书

本发明涉及集成电路，尤其是涉及功率级的驱动电路。本发明针对一个自举系统，该系统中的电容通过LDMOS(轻掺杂漏MOS)集成晶体管充电。

在一个包含用来驱动分立或者是集成在同一包含驱动和控制电路的芯片中的功率器件的输出级的集成电路中，为了保证功率器件驱动级的正确供电，通常采用自举电容。在这类系统中，必须保证自举电容能在很短的时间内被充电，因此，为了保证自举电容的快速充电，通常采用LDMOS晶体管。

在一个叫作所谓高边驱动器(HSD)(High Side Driver)的驱动电路的特例中，当HSD连接低电压，也就是说当HSD输出低电压时，LDMOS应当能对自举电容进行充电。反之，当HSD连接高电压，也就是说当HSD输出高电压时，LDMOS应当呈现出高阻。即使不考虑与LDMOS集成结构有关的、在电容充放电过程中产生的肯定会防碍功率器件高电压供给的可能的电流注入，在HSD本身从高到低(或相反)的电压转换期间，上述工作条件也应当得到满足。

为了控制集成LDMOS结构内在的寄生影响，图1所示的电路是一个广为人知的集成结构的实现。通常，LDMOS的门驱动电压通过电荷泵从VS源电压获得。

例如，驱动级是一个被确定的控制信号IN以开关方式驱动的HSD。当涉及到高电压(Vhv)时，HSD的电压供给由自举电容Cboot来保证。更进一步，在这期间自举电容Cboot失去了对HSD的充电和损耗所需要的电荷。

在HSD的输出(OUT)为低电平期间，充电晶体管LDMOS被打开，从而恢复在前述期间内从电容Cboot吸收的电荷。

n个二极管N-diodi(g₁，g₂，…g_n)(或是直接偏置的串联的结)有着在电路的动态工作期间阻碍寄生PNP打开的特殊功能。事实上，假如结构的尺度能做到满足条件Vboot＞VS-(n+1)Vbe时，那么寄生晶体管PNP将不能被打开，其中Vbe指的是被表示为N-diodi的直接偏置的二极管(g₁，g₂，…g_n)串或直接偏置的结中每个二极管两端的电压，它也表示寄生双极PNP晶体管的正向直接偏置时的基极发射极之间的电压，

当启动电路时，并在HSD有输出(OUT)前，必须先让原先被放电的自举电容Cboot充电。

回到图1，可以发现当VS＞nVbe时，LDMOS晶体管的体结点电压满足VB＝VS-nVbe。假如源结点电压VS上升得比自举电容的电压Vboot快、LDMOS集成结构的寄生PNP将被打开，导致全部或部分电流被驱动到集成电路的衬底而不是Cboot电容上。这就意味着自举电容不能被充电或者要花很长的额外时间才能充上电并且要通过衬底造成相当大的能源浪费的危险。

该类电路在HSD的转换期间可能产生其它更严重的不便，这是因为LDMOS集成结构上寄生NPN的存在。

如图2，若不考虑体和漏间的结电容Cbd，在LDMOS晶体管的漏结点电压的上升期间会通过体-漏结的结电容产生体电流注入。

假如由于这样的一个电流注入使体电位VB上升到超过数值：VS+Vbe，再考虑到设计条件：

Vboot＞＝Vs-(n+1)Vbe                  (1)

那么漏-体结被直接偏置，这样就打开了寄生NPN晶体管并导致由于极高的功率消耗而损坏集成部件的后果。既然体表现为一个高阻结点，这个失效机制极易产生。

本发明提出了一种采用集成晶体管LDMOS的自举电容的充电电路，该电路将保证有低损耗且对可能导致集成器件损坏的条件有高的抗扰性。

上述目标在本发明中完全达到了。本发明涉及一种方法和依照该方法构造的电路，该电路能保证使寄生晶体管失效并在任何工作条件下使采用LDMOS集成晶体管的自举电容的充电电路的漏电电流达到最小。根据本发明的一个实施例，在自举电容的充电期间用一个开关关断源与通常存在源结点和连接到地的电流发生器之间的被直接偏置的结的第一个结之间的连接，当自举电容充电到某一预设的阈值电压时，该开关关断。更进一步，在任何情况下，通过在体结点和LDMOS结构的体结点和另一端接地的电流发生器间引入一个限流电阻，那么由于寄生晶体管的触发而可能被意外注入的电流就得到限制。