[发明专利]曝光方法以及用该方法制造半导体集成电路器件的方法

权利要求书

1.一种曝光工艺，其中将原版上所需的图形通过一个缩小投影光学系统转移到半导体晶片上，且其中所述的原版和所述的半导体晶片通过位置检测光学系统借助于对目标图形进行检测而对准，此曝光工艺包含：在一部分上述半导体晶片上形成一个目标图形，其中或其背景处包括具有被上述缩小投影光学系统而不被上述位置检测光学系统所分辨的步距和宽度的重复的台阶；以及利用上述目标图形使上述半导体晶片与上述原版对准。

2.根据权利要求1的曝光工艺，还包含：形成由线或点构成的上述目标图形，若上述位置检测光学系统的检测波长为λ、数值孔径为NA、局部相干为σ，则这些线或点具有宽度大于0.5λ(1＋σ)/NA的隆起和凹下平坦部分；以及在上述目标图形周围形成起伏不平的线状或点状重复的台阶，其步距＜λ(1＋σ)/NA，台阶尺度≥λ/16。

3.根据权利要求1的曝光工艺，其中若所述的位置检测光学系统是暗场型，其检测波长为λ而数值孔径为NA，则上述目标图形由排列在同一方向的多个点所组成，且其中的每一个上述的点由步距＜λ(1＋σ)/NA的起伏不平的线状重复台阶所构成。

4.根据权利要求3的曝光工艺，其中在除了构成上述目标图形的上述多个点之间的间隙之外的背景区中形成步距＜λ(1＋σ)/NA且台阶尺度≥λ/16的起伏不平的线状重复台阶部分。

5.一种根据缩小投影曝光制造半导体集成电路器件的工艺，其中曝光光以基本上单色相干或局部相干的紫外线或远紫外线为例，该工艺包含：

(a)掩模安装步骤，在缩小投影曝光设备中安装一个带有光学掩模的掩模支架，此光学掩模在透明掩模衬底的至少一个主表面上形成有与电路图形相对应的掩模图形；

(b)引入晶片的步骤，在上述缩小投影曝光设备中的XY晶片台上放置一个具有涂覆有光致抗蚀剂膜的第一主表面的半导体集成电路晶片；

(c)目标位置检测步骤，借助于由波长大于上述曝光光以使基本上不使上述光致抗蚀剂膜感光的对准光所构成的参考光束，通过与上述投影曝光设备的投影光学系统共用一部分或分开制造的对准光学系统，现场观察位于上述XY晶片台上的上述晶片第一主表面上的至少一个目标图形相对于上述缩小投影曝光设备的曝光投影光学系统的位置；以及

(d)曝光步骤，借助于用上述曝光光照射置于上述掩模支架中以便根据上述目标位置检测步骤中获得的位置信息使上述晶片的预定位置与上述掩模的所需位置相对对准的掩模，通过上述投影光学系统对位于上述晶片台上的上述晶片的第一主表面进行投影和曝光，其中所述的目标图形包括：

(i)一个精细图形区，带有一个精细图形，其反差由于沿至少一个方向的周期或总周期大大短于上述参考光束在上述方向上的宽度且不能由上述对准光学系统充分分辨而降低了；以及

(ii)一个较长的周期区，具有一个相对长的周期区或平坦图形，该相对长的周期区或平坦图形沿上述一个方向基本上与上述精细图形区的内侧或外侧邻接、且在其部分和上述精细图形区之间由于沿至少上述一个方向上的周期或上述总周期可由对准光学系统充分分辨而具有足够的反差。

6.根据权利要求5的半导体集成电路器件制造工艺，其中所述的对准光基本上由单色光构成。

7.根据权利要求5的半导体集成电路器件制造工艺，其中所述的对准光学系统具有一个与上述投影光学系统共用其主要部分的TTL(即分光镜)结构。

8.根据权利要求5的半导体集成电路器件制造工艺，其中所述的对准光基本上是具有相当窄的带宽的连续光。

9.根据权利要求6的半导体集成电路器件制造工艺，其中所述的对准光学系统具有与上述投影光学系统共用其主要部分的TTL(即分光镜)结构。

10.根据权利要求8的半导体集成电路器件制造工艺，其中所述的对准光学系统具有与上述投影光学系统共用其主要部分的TTL(即分光镜)结构。