[发明专利]半导体器件

说明书

本发明涉及有横向DMOST(LDMOST)的里瑟夫(RESURF)型半导体器件，该器件包括基本上为第一导电类型的半导体本体和毗连表面的一表面区，表面区具有与第一导电类型相反的第二导电类型，并与远离表面一侧的半导体本体形成pn结；该LDMOST包括一背栅区，以第一导电型的表面区形式设置在表面区域，源区以第二导电型表面区形式设在背栅区内，而源区和背栅区侧面之间限定了沟道区，以及漏区，则以第二导电型的表面区形式距背栅区一段距离；另一方面，在背栅和漏区之间所毗连的表面，设置许多第一导电型的击穿电压增高区。

从＂A Versatile700-1200-V IC Process for Analog andSwitching Applications＂(IEEE Trans.on Electron Devices，Vol.38，no.7，July1991，pp.1582-1589)一文，可以了解篇首陈述的那种器件的情况，该器件尤其适合于高压开关元件。在公知的器件中，n-沟道LDMOST位于表面区域内。该表面区域是由P-型半导体衬底构成的半导体本体上，n-型外延层形成的，其表面区域为从表面延伸到衬底的P-型隔离区所横向界定。而P-型背栅与n-型源及漏区都设在表面区。栅氧化层位于背栅之上的表面上。在源区、背栅区及栅氧化层之上，制作电导体，以形成源/背栅连线与栅电极。源和背栅区是短路的。此外，为漏区设置一电导体作为漏极的连线，所谓里瑟夫原理，是用作描绘适合于高压用的半导体器件，也就是，按每单位面积的原子数计，表面区的净掺杂是如此之低，以致当把一个电压加到第一pn结上时，击穿发生之前，该表面区至少局部在整个厚度范围出现载流子耗尽。里瑟夫净掺杂目标值约为1×10¹²原子/cm²。在所熟悉的半导体器件中，多个击穿电压增高区都制作在背栅与漏区之间。该击穿电压增高区保证了表面区不仅来自衬底与外延层之间的第1pn结加电压的耗尽，而且在高电压加到漏极连线的情况下，也来自击穿电压增高区与外延层之间的pn结。该外延层是这样从几个侧面被耗尽的，甚至当表面区的掺杂浓度高于约1×10¹²原子/cm²，例如大约1.5×10¹²原子/cm²，也能满足里瑟夫条件；在衬底与背栅间发生雪崩击穿之前，该外延层就被完全耗尽载流子。此时，表面区内该击穿电压增高区展宽了电场，使得不可能出现局部高电场。

沟道区位于栅氧化层底下的表面。来自沟道区的载流子必须在击穿电压增高区以下穿过所谓漂移区才到达漏区。靠近背栅区配置的一个击穿电压增高区会截断来自沟道区的载流子。这就是为什么在LDMOST中，背栅与漏之间毗连表面的区域和背栅区仍无击穿电压增高区。当一个n-沟道LDMOST其漏区的电压升高关断LDMOST后，击穿电压增高区会随着漏区有关的电压，直到穿通背栅与表面区间的pn结充电，使该击穿电压增高区变负，并使该区至少部分耗尽。可是，在开通LDMOST后，漏电压下降时，该击穿电压增高区则不能通过截止的pn结放电，因而保持带负电一段时间，这个时间随LDMOST的高导通电阻(即漏源间的电阻)而定，因为背栅与漏区之间的表面区部分，而所谓的漂移区，维持着局部耗尽的缘故。这样的高导通电阻维持着来自背栅与表面区之间的pn结的空穴，直到例如通过漏电或穿通为止。

本发明的目的，在于提供一种LDMOST，该LDMOST接通时，绝不呈现或基本上决不会增加导通电阻。

根据本发明，为此目的，本器件的特征在于，至少形成一个背栅区和第1击穿电压增高区的区域，而第1击穿电压增高区紧靠背栅区，设置至少一个伸向另一个区的凸出部，在该凸出部的区域，这个区与另一个区之间的距离要小于毗邻这个区的部分。

所熟悉的半导体器件中，第1击穿电压增高区离背栅区有一比较大的距离，以致阻断不了来自沟道区的载流子。按照本发明，背栅区与第1击穿电压增高区间的距离在凸出部处，局部地减小了。由于距离较小，就更容易供给或消除电荷。例如，在这种情况下，n-沟道LDMOST被接通之后，漏电压下降，那末，就通过凸出部给第1击穿电压增高区提供空穴，使第1区的电位能很迅速地升高。因为背栅区与第1击穿电压增高区的距离在凸出部以外比凸出部大，载流子可以通过凸出部能够从沟道区移向漏区。其他的各个击穿电压增高区是这样的紧挨在一起，即可以很容易地将电荷从第1区传送到别的区，因此，这些区域的电位也能迅速自行调整。