[发明专利]动态随机存取存储单元制造方法

说明书

本发明涉及集成电路领域，更具体地说，本发明涉及动态随机存取存储器领域。

寻求越来越小的存储单元，以获得越来越大的存储容量的集成电路存储器，是一个从所周知的目的，对于更高密度的存储器的制造方法的探索，已经导致有些人在集成电路基片表面上形成的单个深腔（沟槽）中置入包括晶体管和存储电容器在内的整个存储单元。例如，美国专利申请679，663，该专利申请被转让给本申请的受让人，这里提出来作为参考。在一个沟槽中包括晶体管和电容器两者产生了寄生电容问题，特别是，位线和字线对存储单元的容性耦合大得足以破坏存储在存储单元内的数据，另外，上述申请中的晶体管结构所提供的是一种环形的源极，漏极和沟道区，由于这种晶体管结构中面积增大，产生了位线以及存储节点的泄漏问题。有几种存储单元设计采用封闭在沟槽内的多晶硅晶体管，但是，多晶硅晶体管的沟槽泄漏特性比在块状硅中形成的晶体管的沟道泄漏特性要差，作为采用多晶硅晶体管的存储单元的一个例子，可以参见已公布的欧洲专利申请108，390。

本发明所描述的实施例提供了多种结构，以及制造这些结构的方法，这些结构中包括在单个沟槽内形成存储单元的结构，沟槽在半导体基片的表面内形成，沟槽底部填以多晶硅以形成存储电容器的一块极板，基片作为该电容器的另一极板，该沟槽的其余部分随后填充绝缘材料，如二氧化硅。随后，在二氧化硅中蚀刻图形，暴露出沟槽的侧壁部分和顶部，直至多晶硅电容器极板。然后，在多晶硅电容器极板和基片之间形成接触，掺杂原子通过接触扩散，在沟槽的侧壁上形成源极区，栅极绝缘体由氧化形成，漏极在沟槽的表面形成，接近于沟槽的开口处，导电材料随后在沟槽上部的暴露部分中形成，由此形成一个把存储电容器的上极板连接至位于半导体基片表面的漏极区的晶体管。

图1是本发明一个实施例为侧视示意图;

图2是说明图1中单元的电气功能的示意图;

图3A至31是描述制造图1中结构所必需的工艺步骤的侧视示意图;

图4是表示图1中存储单元表面布局配置的平面示意图;

图5是用于图1中存储单元的另一种布局的平面图;

图6是本发明实施例的两个存储单元的侧视示意图;

图7A至71是表示用于制造图6中存储单元的工艺步骤的侧视示意图;

图8是描述实现图6中存储单元所采用一种布局的平面示意图;

图9A至9M是说明用以制造存储单元的另一工艺的侧视示意图，该工艺是本发明的一个实施例，该存储单元是本发明的另一实施例。

下面详细叙述三种类型的动态随机存取存储单元，所有这些都是本发明的实施例以及制造它们的方法，所有存储单元都是一个晶体管加一个电容器的存储单元，其中一个在沟槽中的导电填充物作为电容器的一块极板，而以基片作为电容器的另一极板。图1就是这些存储单元之一，其电气特性在图2中说明，制造它的步骤在图3A至31中说明。图4和5是在存储器阵列系统中使用图1的存储单元的布局图形。图6是另一种存储单元结构的两个存储单元的侧面示意图，制造这些单元的方法在图7A至71中描述，这类存储单元的布局图形在图8中描述。图9A至9M表示另一种制造单元的工艺，这些单元是本发明的另一实施例。

图1的存储单元1包括一个平行于纸面伸展的多晶硅层54，它作为存储器阵列的一条字线。此外，多晶硅层54延伸到沟槽中作为控制沟道52中的沟道电流的晶体管栅极。N⁺区24和N区51作为存储单元1的通道晶体管的漏极和源极。源极51通过隐埋横向接触50连接至多晶硅电容器极板34，隐埋横向接触50是一多晶硅区。存储单元电容器的另一极板由基片20担任。基片20是一重掺杂的P⁺区，目的是用重掺杂的多晶硅电容器极板来提供更大的电容量。图2是说明存储单元1（图1）的各部分的电气作用的电气示意图。