[发明专利]SOC芯片、电子设备、检测电路、时钟信号恢复方法

说明书

本申请实施例提供一种SOC芯片、电子设备、检测电路、时钟信号恢复方法，涉及电子电路领域。SOC芯片包括：检测电路、处理电路，处理电路与检测电路电连接。检测电路被配置为分别与同一总线包含的各个信号线连接，检测电路被配置为确定各个信号线中传输时间最长的目标信号线，其中，传输时间为信号线所传输的信号从第一电平跳变为第二电平所需的时间。处理电路被配置为获取目标信号线所传输的信号发生跳变的目标时间节点，并基于目标时间节点、预设时钟周期和预设采样时长，生成时钟信号。以解决现有技术中，因不同信号线之间存在寄生差异，使得不同总线之间数据传输的速度不完全相同，从而会影响时钟数据恢复的问题。

技术领域

本申请涉及电子电路领域，具体而言，涉及一种SOC芯片、电子设备、检测电路、时钟信号恢复方法。

背景技术

I3C(Improved Inter Integrated Circuit，改进型内部集成电路总线，即为I2C(Inter Integrated Circuit，内部集成电路总线)的改进型)通信协议包含TSL(ternarysymbol legacy，总线带I2C的三进制模式)、TSP(ternary symbol for pure bus，总线只有I3C的三进制模式)两种通信模式，这两种通信模式均采用三进制编码方式进行数据传输。在这两种通信模式下，SCL(Serial Clock Line，时钟线)或SDA(Serial Data数据线)均会传输数据，而时钟数据嵌入在传输数据中。因此，在数据传输后，需要先恢复时钟数据，然后基于恢复的时钟数据对传输的数据进行采样。

但是，I3C包含的两种通信模式在进行数据传输时，均存在skew(偏移)，且不同信号线(如SCL、SDA)之间还存在寄生差异，使得不同信号线之间数据传输的速度不完全相同，从而会影响时钟数据恢复。

发明内容

本申请提供一种SOC(System on Chip，系统级芯片)芯片、电子设备、检测电路、时钟信号恢复方法，以解决现有技术中，因不同信号线之间存在寄生差异，使得不同总线之间数据传输的速度不完全相同，从而会影响时钟数据恢复的问题。

第一方面，本申请提供一种SOC芯片，包括：检测电路、处理电路，处理电路与检测电路电连接；所述检测电路被配置为分别与同一总线包含的各个信号线连接，所述检测电路被配置为确定所述各个信号线中传输时间最长的目标信号线，其中，所述传输时间为信号线所传输的信号从第一电平跳变为第二电平所需的时间；所述处理电路被配置为获取所述目标信号线所传输的信号发生跳变的目标时间节点，并基于所述目标时间节点、预设时钟周期和预设采样时长，生成时钟信号，其中，所述预设采样时长小于所述预设时钟周期，所述时钟信号用于对所述各个信号线所传输的信号进行数据采样。

本申请实施例中，由于信号线的传输时间越长，其信号延迟也就越长，因此，在延迟最长的信号发生信号跳变时，延迟较短的其他信号必然已经发生了跳变。因此，通过确定出同一总线包含的各个信号线中传输时间最长的目标信号线，然后基于该目标信号线所传输的信号发生跳变的目标时间节点以及预设时钟周期和预设采样时长，生成时钟信号，可以保证生成的时钟信号能够准确对每一条信号线所传输的信号进行采样，保证数据恢复的准确性。

结合上述第一方面提供的技术方案，在一些可能的实施方式中，所述检测电路，包括：N路传输时间获取电路、识别电路，所述识别电路与每一路传输时间获取电路连接，每一路传输时间获取电路被配置为与所述各个信号线中的一根信号线连接，每一路传输时间获取电路，被配置为获取与自身连接的信号线所传输的信号的传输时间；其中，不同传输时间获取电路连接的信号线不同，N为大于等于2的整数，且N为所述总线包含的信号线的个数；所述识别电路被配置为根据各路传输时间获取电路输出的传输时间，确定所述目标信号线。