[发明专利]一种改善高压器件电性的器件结构及其工艺方法

说明书

本发明提供一种改善高压器件电性的器件结构及其工艺方法，在基底上形成依次相互间隔的第一至第六STI区；进行P型离子注入，第三、第四STI区之间的P型离子注入形成的区域作为高压P阱；在第二、第三STI区之间的有源区及第四、第五STI区之间的有源区进行形成NDF区的第一次离子注入；接着在第二、第三STI区之间的有源区及第四、第五STI区之间的有源区进行形成NDF区的第二次离子注入；第二次离子注入的能量小于第一次离子注入的能量；之后在第二、第三STI区之间的有源区及第四、第五STI区之间的有源区进行形成NDF区的第三次离子注入；第三次离子注入的能量小于第二次离子注入的能量；在第一、第二STI区之间的有源区及第五、第六STI区之间的有源区形成PDF区。

技术领域

本发明涉及半导体技术领域，特别是涉及一种改善高压器件电性的器件结构及其工艺方法。

背景技术

基于器件速度与尺寸微缩的设计需求，目前28HV平台的高压器件将(源/漏宽度)S/DWidth设计的比其沟道宽度(Channel Width)小2um，以此来实现相同尺寸上更快的器件速度；而过大的电流密度容易加剧HV器件的kirk效应(电流密度与掺杂浓度的平衡trade-off)，其表现形式为Isub-Vg曲线尾端太高(图1)；经大量硅Si数据分析证实，当Isub 2^ndpeak(Isub第二峰值)峰值超过-1.0E-04A(Vg＝32V)时，高压窄沟道器件的击穿电压Bvon会发生随机早期效应(random early fail)现象，这对高压器件的电性及其产品良率提出了挑战，也限制了高压器件尺寸微缩的设计需求。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善高压器件电性的器件结构及其工艺方法，用于解决现有技术中高压器件整体掺杂浓度增加导致的源漏击穿电压降低的问题。

为实现上述目的及其他相关目的，本发明提供一种改善高压器件电性的器件结构，至少包括：

基底；位于所述基底上依次相互间隔的第一至第六STI区；所述第一至第六STI区之间的区域为有源区；其中所述第三STI区与第四STI区之间形成有高压P阱；所述第二STI区和第三STI区之间的有源区以及第四STI区和第五STI区之间的有源区形成有NDF区；所述第一STI区和第二STI区之间的有源区以及第五STI区和第六STI区之间的有源区形成有PDF区；所述NDF区与PDF区边缘之间的距离为MS；所述第一、第二STI区之间PDF区浅区域以及第五、第六STI区之间的PDF浅区域形成有P+区；所述第二、第三STI区之间NDF浅区域以及第四、第五STI区之间的NDF浅区域形成N+区；

所述第三、第四STI区之间的高压P阱表面形成有栅氧层和HK介质层；所述HK介质层上形成有金属栅极。

优选地，所述MS的值为0.7μm。

优选地，所述金属栅极包括金属栅结构以及依附于所述金属栅结构侧壁的侧墙。

本发明还提供一种改善高压器件电性的器件结构的工艺方法，至少包括：

步骤一、提供基底，在所述基底上形成依次相互间隔的第一至第六STI区；所述第一至第六STI区之间的区域为有源区；

步骤二、在所述基底上进行P型离子注入，所述第三STI区与第四STI区之间的所述P型离子注入形成的区域作为高压P阱；

步骤三、在所述第二STI区和第三STI区之间的有源区以及第四STI区和第五STI区之间的有源区进行形成NDF区的第一次离子注入；接着在所述第二STI区和第三STI区之间的有源区以及第四STI区和第五STI区之间的有源区进行形成NDF区的第二次离子注入；所述第二次离子注入的能量小于所述第一次离子注入的能量；之后在所述第二STI区和第三STI区之间的有源区以及第四STI区和第五STI区之间的有源区进行形成NDF区的第三次离子注入；所述第三次离子注入的能量小于所述第二次离子注入的能量；