[发明专利]时钟切换电路、时钟切换方法

权利要求书

1.一种时钟切换电路，其特征在于，所述电路包括组合选择逻辑模块以及时钟信号选择模块，所述组合选择逻辑模块与所述时钟信号选择模块电连接；

所述组合选择逻辑模块用于根据原始时钟选择信号输出多个第一时钟选择信号，其中在同一时刻有且仅有一个所述第一时钟选择信号有效；

所述时钟信号选择模块根据多个所述第一时钟选择信号以及所述电路的多个输入时钟信号，生成与多个所述输入时钟信号分别唯一对应的多个第一输出时钟信号。

2.根据权利要求1所述的时钟切换电路，其特征在于，所述电路还包括时钟信号输出模块，所述时钟信号输出模块与所述时钟信号选择模块电连接，所述时钟信号输出模块用于根据多个所述第一输出时钟信号确定所述电路的输出时钟信号。

3.根据权利要求2所述的时钟切换电路，其特征在于，所述时钟信号选择模块包括多个功能支路，所述组合选择逻辑模块分别与多个所述功能支路电连接，所述时钟信号输出模块分别与多个所述功能支路电连接。

4.根据权利要求3所述的时钟切换电路，其特征在于，每个所述功能支路包括同步子电路以及时钟门控子电路，所述同步子电路包括第一触发器以及第一门电路；

所述第一触发器输入端连接所述组合选择逻辑模块以及所述第一门电路的第一输入端、所述第一触发器输出端连接所述第一门电路的第二输入端、所述第一触发器时钟输入端接入与所述功能支路对应的所述输入时钟信号；

所述第一门电路的输出端连接所述时钟门控子电路。

5.根据权利要求3所述的时钟切换电路，其特征在于，每个所述功能支路包括同步子电路以及时钟门控子电路，所述同步子电路包括多个第二触发器以及第一门电路；

相邻的所述第二触发器的输出端与输入端顺次连接，每个所述第二触发器的时钟输入端接入与所述功能支路对应的所述输入时钟信号；

位于所述同步子电路头部的所述第二触发器的输入端连接所述组合选择逻辑模块以及所述第一门电路的第一输入端，位于所述同步子电路尾部的所述第二触发器的输出端连接所述第一门电路的第二输入端；

所述第一门电路输出端接所述时钟门控子电路。

6.根据权利要求4或5所述的时钟切换电路，其特征在于，所述第一门电路为与门。

7.根据权利要求6所述的时钟切换电路，其特征在于，所述时钟门控子电路包括锁存器与第二门电路，所述锁存器输入端接所述第一门电路的输出端、所述锁存器输出端接所述第二门电路的第一输入端、所述锁存器时钟接入端取反接入与所述功能支路对应的所述输入时钟信号；

所述第二门电路为与门，所述第二门电路的第二输入端接入与所述功能支路对应的所述输入时钟信号、所述第二门电路的输出端接所述时钟信号输出模块。

8.根据权利要求7所述的时钟切换电路，其特征在于，所述时钟信号输出模块包括第三门电路，所述第三门电路的多个输入端分别对应连接多个所述第二门电路的输出端。

9.根据权利要求8所述的时钟切换电路，其特征在于，所述第三门电路为或门。

10.根据权利要求8所述的时钟切换电路，其特征在于，所述第三门电路为与门。

11.一种时钟切换方法，基于如权利要求1-10任一项所述的时钟切换电路，其特征在于，所述方法包括：

根据原始时钟选择信号，输出多个第一时钟选择信号，其中在同一时刻有且仅有一个所述第一时钟选择信号有效；

根据多个所述第一时钟选择信号以及所述电路的多个输入时钟信号，生成与多个所述输入时钟信号分别唯一对应的多个第一输出时钟信号。

12.根据权利要求11所述的时钟切换方法，其特征在于，所述方法还包括：

根据多个所述第一输出时钟信号，输出所述电路的输出时钟信号。