[发明专利]一种低休眠功耗的eMMC闪存控制器及其方法

权利要求书

1.一种低休眠功耗的eMMC闪存控制器，其特征在于，包括：

第一LDO电路、第二LDO电路、接口电路、硬件自检测电路、掉电电路以及SRAM电路，所述第一LDO电路用于向SRAM电路和所述接口电路提供电源，所述接口电路与接口总线CMD连接，所述第二LDO电路用于向所述掉电电路提供电源，当eMMC闪存控制器进入被动休眠模式后，所述第一LDO电路以预设供电模式向SRAM电路和所述接口电路提供电源，所述第二LDO电路关闭，所述掉电电路处于断电状态；

所述硬件自检测电路用于检测接口总线CMD的唤醒指令，并根据检测到的唤醒指令向所述第一LDO电路发送CMD检测信号。

2.根据权利要求1所述的eMMC闪存控制器，其特征在于：

所述硬件自检测电路包括下降边沿识别电路、无效边沿滤除电路以及复位锁存电路，所述下降边沿识别电路的输入端与所述接口总线CMD连接，所述下降边沿识别电路的输出端与所述无效边沿滤除电路的输入端连接，所述无效边沿滤除电路的输出端与所述复位锁存电路的输入端连接，所述复位锁存电路的输出端输出CMD检测信号。

3.根据权利要求2所述的eMMC闪存控制器，其特征在于：

所述下降边沿识别电路包括延迟单元、反相器、与门，所述延迟单元的输入端与所述接口总线CMD连接，所述反相器的输入端与所述接口总线CMD连接，所述延迟单元的输出端与所述与门的第一输入端连接，所述反相器的输出端与所述与门的第二输入端连接，所述与门的输出端与所述无效边沿滤除电路的输入端连接。

4.根据权利要求3所述的eMMC闪存控制器，其特征在于：

所述无效边沿滤除电路包括PMOS管组、NMOS管、施密特触发器，所述所述与门的输出端分别与所述PMOS管组的第一端、所述NMOS管的栅极连接，所述PMOS管组的第二端接电源，所述PMOS管组的第三端与所述NMOS管的漏极连接后与所述施密特触发器的输入端连接，所述NMOS管的源极接地，所述施密特触发器的输出端与所述复位锁存电路的输入端连接。

5.根据权利要求4所述的eMMC闪存控制器，其特征在于：

所述PMOS管组包括多个PMOS管，多个所述PMOS管的栅极依次连接形成所述PMOS管组的第一端，第一个所述PMOS管的源极接电源，第一个所述PMOS管的漏极与第二个所述PMOS管的源极连接，所述第二个所述PMOS管的漏极与所述第三个所述PMOS管的源极连接，第n-1个所述PMOS管的漏极与第n个所述PMOS管的源极连接，第n个所述PMOS管的漏极与所述NMOS管的漏极连接后与所述施密特触发器的输入端连接。

6.根据权利要求5所述的eMMC闪存控制器，其特征在于：

所述复位锁存电路包括D触发器，所述施密特触发器的输出端与所述D触发器的Clk端连接，所述D触发器的D端接电源，所述D触发器的Q端输出CMD检测信号。

7.根据权利要求1至6任一项所述的eMMC闪存控制器，其特征在于：

所述第二LDO电路的功率开关为多个相互连接的高压晶体管。

8.一种低休眠功耗的eMMC闪存控制器的控制方法，其特征在于，该方法应用于如权利要求1至7任一项所述的一种低休眠功耗的eMMC闪存控制器进行控制，其包括：

将第一LDO电路设置为两种供电模式，分别为高功耗的第一供电模式，低功耗的第二供电模式；

在eMMC闪存控制器进入休眠状态前，使用系统CPU配置第一LDO电路进入低功耗的第二供电模式；

在eMMC闪存控制器进入被动休眠模式后，第二LDO电路关闭，其中，第二LDO电路的功率管为高压晶体管，从而达到忽略泄漏电流的目的；

通过硬件自检测电路实时检测HOST发送的CMD边沿信息，在检测到接口总线CMD的第一个下降边沿后，输出指示信号控制第一LDO电路退出低功耗的第二供电模式，将第一LDO电路切换到第一供电模式，利用大带宽将输出电压恢复至正常范围，以补偿低压差线性稳压器的输出响应，其中，硬件自检测电路在检测到HOST的CMD状态跳变之前没有静态功耗。